



面向 21 世纪 课 程 教 材
Textbook Series for 21st Century


目录17
正文23

数字电子技术基础

第四版

清华大学电子学教研组编

阎石 主编



高等教育出版社
HIGHER EDUCATION PRESS

TP331

443638

Y10 面向 21 世纪 课程教材
Textbook Series for 21st Century
(4)

数字电子技术基础

第四版

清华大学电子学教研组编
阎石 主编



00443638



高等教育出版社
HIGHER EDUCATION PRESS

443638

(京) 112 号



图书在版编目(CIP)数据

数字电子技术基础/阎石主编;清华大学电子学教研组
编. - 4 版. - 北京:高等教育出版社,1998.12 (1999.9)
ISBN 7-04-006696-3

I. 数… II. ①阎… ②清… III. 数字电路-电子技术-
基本知识 IV. TN79

中国版本图书馆 CIP 数据核字(98)第 09560 号

数字电子技术基础 (第四版)

阎石 主编

出版发行 高等教育出版社

社 址 北京市东城区沙滩后街 55 号

电 话 010 64054588

网 址 <http://www.hep.edu.cn>

邮政编码 100009

传 真 010 64014048

经 销 新华书店北京发行所

排 版 高等教育出版社照排中心

印 刷 中国科学院印刷厂

纸张供应 山东高唐纸业集团总公司

开 本 787×960 1/16

印 张 35

字 数 650 000

版 次 1983 年 4 月第 1 版

1998 年 11 月第 4 版

印 次 1999 年 9 月第 3 次印刷

定 价 36.10 元

凡购买高等教育出版社图书,如有缺页、例页、脱页等
质量问题,请在所购图书销售部门联系调换。

版权所有 侵权必究



面向 21 世纪课程教材



普通高等教育“九五”
国家教委重点教材

DV47/61

内 容 简 介

本书是教育部“高等教育面向 21 世纪教学内容和课程体系改革计划”的研究成果,是面向 21 世纪课程教材和教育部工科电子技术基础学科“九五”规划教材,是普通高等教育“九五”国家教委重点教材。

在基本保持第三版理论体系的基础上,本次修订以较大篇幅增补了可编程逻辑器件的内容,并独立成一章。原来的第七章“大规模集成电路”改为“半导体存储器”。另外,还补充了压控振荡器、快闪存储器等内容。为数字电路教学上的方便,本次修订适当增加了半导体二极管、三极管和理想运算放大器基本知识的内容,书中的自我检测题、思考题和习题也作了修改和补充。全书主要内容有:逻辑代数基础、门电路、组合逻辑电路、触发器、时序逻辑电路、脉冲波形的产生和整形、半导体存储器、可编程逻辑器件、数-模和模-数转换等。

本书可作为电气信息类自动化专业、电气工程及其自动化专业的教科书,也可供其他相关专业选用和社会读者阅读。

第四版前言

本书是在《数字电子技术基础》第三版的基础上,按照国家教育委员会高等工业学校电子技术课程教学指导小组于1993年修订的“电子技术基础课程教学基本要求”重新修订而成的。

自《数字电子技术基础》第三版发行以来,数字电子技术的研究和应用又取得了新的进展,其中尤以可编程逻辑器件的广泛应用令世人瞩目。由于可编程逻辑器件等新型器件仍然是制作在硅片上的半导体器件,所以过去用于分析半导体器件工作原理的理论基础对这些新器件也仍然适用。同时,原书中讲授的基本逻辑单元的工作原理以及组合逻辑电路和时序逻辑电路的基本概念、分析方法、设计方法也是使用这些新器件时必需具备的理论基础。

鉴于上述情况,第四版教材在基本保持原书理论体系的基础上,以较大篇幅增补了可编程逻辑器件的内容,单独写成为第八章。将原来的第七章“大规模集成电路”改成“半导体存储器”,仅限于讨论半导体存储器的有关内容。另外,还补充了压控振荡器、快闪存储器等内容,并对自我检测题、思考题和习题作了修改和补充。关于可编程逻辑器件开发工具及其应用的内容准备安排到实验课中结合实际操作讲解,故未在新版教材中作具体介绍。

考虑到许多院校在安排教学计划时都有先上数字电路、后上模拟电路的要求,这次修订时适当增加了半导体二极管、三极管和理想运算放大器基本知识的内容,这样无论是否已经学过模拟电子技术基础,都可以选用这本书作为数字电子技术基础课程的教材。

目录中注有“*”号的部分是建议作为选讲的内容。在学时较少或要求不高的情况下,建议首先删减这些内容。删去这些内容不会影响理论体系的完整性和内容的连贯性。

此次修订工作全部由阎石教授完成。北京工业大学陆培新教授不辞辛苦地认真审阅了全部书稿,并提出了许多宝贵意见。从本书初版的编写到历次的修订,一直得到童诗白教授的热情支持和悉心指导。作者谨向他们表示衷心的感谢。借此机会也向所有关心、支持和帮助过本书编写、修改、出版、发行工作的同志们致以诚挚的谢意。

修订后的教材中一定还有许多不完善之处,殷切地期望读者给予批评和指正。

编 者

1997年12月

第一版前言

这套教材是参照高等学校工科基础课电工、无线电类教材会议在1977年11月制定的“电子技术基础”(自动化类)编写大纲和各兄弟院校后来对该大纲提出的修改意见编写的,以《模拟电子技术基础》和《数字电子技术基础》两书出版。本书是其数字电子技术基础部分。全书共有九章,分为上、下两册。上册包括门电路、数字电路的逻辑分析、组合逻辑电路、时序逻辑电路及脉冲波形的产生和整形等五章。这是数字电路的基本部分。下册包括金属-氧化物-半导体集成电路、数模和模数转换、数字电路中的若干实际问题以及综合读图练习等四章,作为选讲部分。在安排教学内容时,可以视具体要求和学时的多少,作必要的增删。

在处理不断出现的新器件和基本内容的矛盾时,我们采取的措施是:以小规模和大规模集成电路为主来组织内容,并适当介绍大规模集成电路;而在基本数字脉冲单元方面,则仍以分立元件为主。

考虑到目前的数字电子技术课程多半安排在模拟电子技术课程之后,所以在用到模拟电路中的有关内容时,就直接作为结论加以引用了。

本书是由清华大学电子学教研组的同志们集体编写的,其中第一章由金国芬、阎石执笔,第二章由余孟尝执笔,第三章由赵佩芹执笔,第四、六章由许道荣执笔,第五章由李大义执笔,第七章由周明德执笔,第八章由吴年予执笔,第九章由赵佩芹、张乃国执笔,阎石同志担任主编。全部编写工作都是在教研组主任童诗白教授亲自组织与具体指导下完成的。

在本教材的整理和定稿过程中,承许多兄弟院校的老师对征求意见稿提出宝贵意见。审稿会上,在主审单位西安交通大学沈尚贤教授的主持下,华中工学院、南京工学院、浙江大学、山东工学院、昆明工学院、东北工学院、合肥工业大学、贵州工学院、上海交通大学、天津大学、华北电力学院、哈尔滨工业大学、吉林工业大学、大连工学院、重庆大学、湖南大学、太原工学院、华南工学院、同济大学、成都科技大学等兄弟院校的老教师们仔细阅读了原稿,指出许多错误和欠妥之处。在评审和复审过程中,又经沈尚贤教授和西安交通大学电子学教研室胡瑞雯、林雪亮、古新生等同志写出详细的修改意见,在此谨致以诚挚的谢意。

由于我们对先进的数字电子技术了解不够,本教材又缺乏一定的教学实践,虽然已经根据兄弟院校老师们的意见对征求意见稿作了修改,但必然还存在不少缺点和错误,殷切期望各方面的读者能给以批评和指正。

编 者

1981年1月

第二版说明

本书原分上、下两册出版。考虑到教学上的方便,同时考虑到第八章(电子电路中元器件的选择和抗干扰问题)和第九章(数字电路应用举例)的内容不在教学大纲的要求之内,因此决定将第一至第七章及附录合印成一册出版。

编 者

1984年9月

第三版序

自《数字电子技术基础》(第一版)出版至今,已经过去七年了。由于电子技术及其应用又有了很大的发展,同时国家教育委员会主持制定了电子技术基础课程的教学基本要求,因而对原书进行全面的修订就势在必行了。

修订工作主要是针对以下几个方面进行的:

从内容上,进一步削减了分立元件电路和讲述集成电路内部结构及其详细工作过程的内容,增强了 CMOS 电路和中、大规模集成电路应用的比重。同时,还适当介绍了一些近年来迅速发展起来的新型器件和电路,如高速 CMOS 电路、半定制集成电路等。

鉴于原书中各章的习题与内容配合得不够紧密,而且新版教材的内容又改动很大,所以这次更换了绝大部分的习题。另外,为便于读者自行检查学习效果,每章除思考题与习题之外还增加了自我检验题,并在全书的最后给出了这些题目的答案。自我检验题所涉及的内容都是各章的基本概念、基本原理和基本的分析、设计方法。

从体系上,在基本沿用原书体系的基础上,作了一些局部调整。首先调换了第一、二章的先后次序。因为门电路一章的份量比较重,概念和难点比较集中,而逻辑代数基础的内容很容易为学生所接受,所以将两章的次序对掉符合由浅入深的原则。其次,把原来的第四章分成了触发器和时序逻辑电路两章,这样既解决了原来第四章篇幅过大的问题,同时又不影响教材体系的系统性和完整性。再次,考虑到大规模集成电路往往是既包含组合逻辑电路又包含时序逻辑电路的数字系统,所以把大规模集成电路的内容也单独列成了一章。这样,就形成了新版教材的九章体系。

从要求上,正文部分基本上按基本要求编写,略有超出。一部分虽属比较重要但已超出基本要求的内容写在每章的附录中。这些内容既可供那些学时较多、要求较高的院校作为课堂讲授的选讲内容,又可以供学生作为自学的阅读材料。

本书是与童诗白主编的《模拟电子技术基础》(第二版)配套的教材,同时又有相对的独立性。如果将这两本教材配合使用,那么既可以先讲模拟部分、后讲数字部分,也可以先讲数字部分、后讲模拟部分。在先讲数字电路时,只要预先讲过《模拟电子技术基础》(第二版)的第一章即可转入本书的讲授。为了使两学期的学时平衡,可将第八章 A/D、D/A 转换的内容移到第二学期的模拟部分之后再讲。

第三版的修订工作全部由阎石完成。修订工作得到了童诗白教授的悉心指导。

西安交通大学沈尚贤教授、张庆男副教授、古新生副教授和林雪亮副教授在

百忙中仔细地审阅了全部书稿并提出了许多宝贵的意见。多年来,我们的教材工作得到了沈尚贤教授和西安交通大学电子学教研室各位老师的热情关怀和大力支持,在本书出版之际,谨向他们致以最诚挚的谢意。

许多兄弟院校的师生为本书的修订工作提出过积极的建议和殷切的期望。在收集资料的过程中,得到了上海元件五厂、国营七四九厂、北京半导体器件三厂、上海无线电十四厂、国营四四三五厂有关同志的热情支持,在此一并向他们表示感谢。

新版教材中一定还有不少缺点和不足之处,恳请各界读者给予批评指正。

编 者

1988年5月

本书中的文字符号及其说明

一、电压符号

v_i 输入电平(相对于电路公共参考点的电压)

V_{IH} 输入高电平

V_{IL} 输入低电平

v_o 输出电平(相对于电路公共参考点的电压)

V_{OH} 输出高电平

V_{OL} 输出低电平

V_T 温度电压当量

V_{CC} 电源电压(一般用于双极型半导体器件)

V_{DD} 电源电压(一般用于 MOS 器件)

v_{BE} 三极管基极相对于发射极的电压

v_{CE} 三极管集电极相对于发射极的电压

v_{DS} MOS 管漏极相对于源极的电压

v_{GS} MOS 管栅极相对于源极的电压

V_{NA} 脉冲噪声电压幅值

V_{NH} 输入高电平噪声容限

V_{NL} 输入低电平噪声容限

V_{TH} 门电路的阈值电压

V_{T+} 施密特触发特性的正向阈值电压

V_{T-} 施密特触发特性的负向阈值电压

$V_{GS(th)N}$ N 沟道 MOS 管的开启电压

$V_{GS(th)P}$ P 沟道 MOS 管的开启电压

V_{REF} 参考电压(或基准电压)

二、电流符号

$i_B(I_B)$ 基极电流瞬时值(直流量)

$i_C(I_C)$ 集电极电流瞬时值(直流量)

$i_D(I_D)$ 漏极电流瞬时值(直流量)

i_I 输入电流

I_{IH} 高电平输入电流

I_{IL}	低电平输入电流
$i_L(I_L)$	负载电流瞬时值(直流量)
i_O	输出电流
I_{OH}	高电平输出电流
I_{OL}	低电平输出电流
I_{CC}	电源(V_{CC})平均电流
I_{CCH}	输出为高电平时的电源电流
I_{CCL}	输出为低电平时的电源电流
I_{DD}	电源(V_{DD})平均电流

三、功率符号

P_C	CMOS 电路中负载电容充、放电功耗
P_D	CMOS 电路的动态功耗
P_S	CMOS 电路的静态功耗
P_T	CMOS 电路的瞬时导通功耗
P_{TOT}	CMOS 电路的总功耗

四、脉冲参数符号

f	周期性脉冲的重复频率
q	占空比
t_l	下降时间
t_h	保持时间
t_r	上升时间
t_{re}	恢复时间
t_{set}	建立时间
t_w	脉冲宽度
V_m	脉冲幅度

五、电阻、电容符号

C_{GD}	MOS 管栅极与漏极间电容
C_{GS}	MOS 管栅极与源极间电容
C_h	保持电容
C_I	输入电容
C_L	负载电容
R_I	输入电阻
R_L	负载电阻
R_O	输出电阻

R_{OFF} 器件截止时内阻

R_{ON} 器件导通时内阻

R_U 上拉电阻

六、器件及参数符号

A 放大器

A_v 放大器的电压放大倍数

D 二极管

FF 触发器

G 门

S 开关

T 三极管

T_N N 沟道 MOS 管

T_P P 沟道 MOS 管

TG 传输门

t_{pd} 平均传输延迟时间

t_{PHL} 输出由高电平变为低电平时的传输延迟时间

t_{PLH} 输出由低电平变为高电平时的传输延迟时间

七、其他符号

B 二进制

CLK 时钟

CP 时钟脉冲

D 十进制

EN 允许(使能)

H 十六进制

OE 输出允许(使能)

关于中、大规模集成器件框图的一点说明

为便于教学,在用中、大规模集成器件组成的应用电路中,书中采用了示意性的框图来表示这些器件。这种框图不属于标准的逻辑图形符号。

在这些框图中,当输入(或输出)以低电平作为有效信号时(即所谓“低电平有效”),在信号的输入(或输出)端上加小圆圈,并在相应的信号名称上加“反”号(横线)。信号输入(或输出)端上的小圆圈和信号名称上的“反”号同时用来表示以低电平作为有效信号。为了绘制框图的方便,这些带“反”号的信号名称可以写在框内,也可以写在框外,这与国家标准规定的二进制逻辑单元图形符号的画

法是有区别的。在国家标准规定的二进制逻辑单元图形符号中,有内部逻辑状态与外部逻辑状态之分,而且方框内的变量上是不允许加“反”号的(详见本书附录中的《电气图用图形符号——二进制逻辑单元》(GB4728.12—85)简介)。

作者简介



阎 石 1937 年生人,1958 年毕业于清华大学自动控制系,其后一直在清华大学从事电子技术的教学与科研工作。1989 年获普通高等学校优秀教学成果国家级特等奖。曾任国家教委工科本科基础课程教学指导委员会第一、二届委员、华北地区高等学校电子技术教学研究学会理事长。现为清华大学自动化系教授、全国高等学校电子技术研究会理事长。

主要著译有:

《数字电子技术基础》(一、二、三版),高等教育出版社,1981 年、1984 年、1989 年出版;

《数字电路》(译自日文),高等教育出版社,1981 年出版;

《电子技术基础学习指导》,辽宁科技出版社,1985 年出版;

《数字电子电路》,中央电大出版社,1993 年出版。

其中《数字电子技术基础》第二版获国家教委优秀教材一等奖,第三版获国家优秀教材奖。

责任编辑	章浩平
封面设计	李卫青
责任绘图	黄建英
版式设计	焦东立
责任校对	康晓燕
责任印制	宋克学

目 录

第一章 逻辑代数基础

1.1 概述	1
1.1.1 数字量和模拟量	1
1.1.2 数制和码制	2
1.1.3 算术运算和逻辑运算	7
1.2 逻辑代数中的三种基本运算	8
1.3 逻辑代数的基本公式和常用公式	12
1.3.1 基本公式	12
1.3.2 若干常用公式	13
1.4 逻辑代数的基本定理	15
1.4.1 代入定理	15
1.4.2 反演定理	15
1.4.3 对偶定理	16
1.5 逻辑函数及其表示方法	17
1.5.1 逻辑函数	17
1.5.2 逻辑函数的表示方法	17
1.5.3 逻辑函数的两种标准形式	21
1.6 逻辑函数的公式化简法	24
1.6.1 逻辑函数的最简形式	24
1.6.2 常用的化简方法	25
1.7 逻辑函数的卡诺图化简法	28
1.7.1 逻辑函数的卡诺图表示法	28
1.7.2 用卡诺图化简逻辑函数	30
1.8 具有无关项的逻辑函数及其化简	33
1.8.1 约束项、任意项和逻辑函数式中的无关项	33
1.8.2 无关项在化简逻辑函数中的应用	34
本章小结	36
自我检测题	37
思考题和习题	38

第二章 门 电 路

2.1 概述	44
2.2 半导体二极管和三极管的开关特性	45

2.2.1 半导体二极管的开关特性	45
2.2.2 半导体三极管的开关特性	47
2.3 最简单的与、或、非门电路	58
2.3.1 二极管与门	58
2.3.2 二极管或门	59
2.3.3 三极管非门	60
2.4 TTL 门电路	62
2.4.1 TTL 反相器的电路结构和工作原理	62
2.4.2 TTL 反相器的静态输入特性和输出特性	65
2.4.3 TTL 反相器的动态特性	69
2.4.4 其他类型的 TTL 门电路	74
2.4.5 TTL 电路的改进系列	83
2.5 其他类型的双极型数字集成电路	87
2.5.1 ECL 电路	88
2.5.2 I ² L 电路	90
2.6 CMOS 门电路	93
2.6.1 CMOS 反相器的工作原理	93
2.6.2 CMOS 反相器的静态输入特性和输出特性	96
2.6.3 CMOS 反相器的动态特性	99
2.6.4 其他类型的 CMOS 门电路	103
2.6.5 改进的 CMOS 门电路	110
2.6.6 CMOS 电路的正确使用	113
2.7 其他类型的 MOS 集成电路	116
2.7.1 PMOS 电路	116
2.7.2 NMOS 电路	117
2.8 TTL 电路与 CMOS 电路的接口	118
本章小结	122
自我检测题	123
思考题和习题	125

第三章 组合逻辑电路

3.1 概述	132
3.2 组合逻辑电路的分析方法和设计方法	133
3.2.1 组合逻辑电路的分析方法	133
3.2.2 组合逻辑电路的设计方法	135
3.3 若干常用的组合逻辑电路	139
3.3.1 编码器	139
3.3.2 译码器	145
3.3.3 数据选择器	159

3.3.4 加法器	163
3.3.5 数值比较器	169
3.4 组合逻辑电路中的竞争-冒险现象	171
3.4.1 竞争-冒险现象及其成因	171
* 3.4.2 检查竞争-冒险现象的方法	173
3.4.3 消除竞争-冒险现象的方法	175
本章小结	177
自我检测题	178
思考题和习题	179

第四章 触 发 器

4.1 概述	185
4.2 触发器的电路结构与动作特点	186
4.2.1 基本 RS 触发器的电路结构与动作特点	186
4.2.2 同步 RS 触发器的电路结构与动作特点	189
4.2.3 主从触发器的电路结构与动作特点	192
4.2.4 边沿触发器的电路结构与动作特点	197
4.3 触发器的逻辑功能及其描述方法	203
4.3.1 触发器按逻辑功能的分类	203
4.3.2 触发器的电路结构和逻辑功能的关系	206
* 4.4 触发器的动态特性	208
4.4.1 基本 RS 触发器的动态特性	208
4.4.2 同步 RS 触发器的动态特性	209
4.4.3 主从触发器的动态特性	210
4.4.4 维持阻塞触发器的动态特性	212
本章小结	213
自我检测题	214
思考题和习题	215

第五章 时序逻辑电路

5.1 概述	224
5.2 时序逻辑电路的分析方法	226
5.2.1 同步时序逻辑电路的分析方法	226
5.2.2 时序逻辑电路的状态转换表、状态转换图和时序图	228
* 5.2.3 异步时序逻辑电路的分析方法	232
5.3 若干常用的时序逻辑电路	234
5.3.1 寄存器和移位寄存器	234
5.3.2 计数器	240
* 5.3.3 顺序脉冲发生器	270

* 5.3.4 序列信号发生器·····	273
5.4 时序逻辑电路的设计方法·····	275
5.4.1 同步时序逻辑电路的设计方法·····	275
* 5.4.2 时序逻辑电路的自启动设计·····	286
* 5.4.3 异步时序逻辑电路的设计方法·····	291
* 5.5 时序逻辑电路中的竞争 - 冒险现象·····	295
本章小结·····	298
自我检测题·····	300
思考题和习题·····	300

第六章 脉冲波形的产生和整形

6.1 概述·····	308
6.2 施密特触发器·····	309
6.2.1 用门电路组成的施密特触发器·····	309
6.2.2 集成施密特触发器·····	312
6.2.3 施密特触发器的应用·····	317
6.3 单稳态触发器·····	319
6.3.1 用门电路组成的单稳态触发器·····	319
6.3.2 集成单稳态触发器·····	323
6.4 多谐振荡器·····	328
6.4.1 对称式多谐振荡器·····	328
6.4.2 非对称式多谐振荡器·····	332
6.4.3 环形振荡器·····	335
6.4.4 用施密特触发器构成的多谐振荡器·····	338
6.4.5 石英晶体多谐振荡器·····	339
* 6.4.6 压控振荡器·····	340
6.5 555 定时器及其应用·····	348
6.5.1 555 定时器的电路结构与功能·····	348
6.5.2 用 555 定时器接成的施密特触发器·····	350
6.5.3 用 555 定时器接成的单稳态触发器·····	351
6.5.4 用 555 定时器接成的多谐振荡器·····	352
本章小结·····	355
自我检测题·····	356
思考题和习题·····	357

第七章 半导体存储器

7.1 概述·····	364
7.2 只读存储器(ROM)·····	365
7.2.1 掩模只读存储器·····	365

7.2.2 可编程只读存储器(PROM)	368
7.2.3 可擦除的可编程只读存储器(EPROM)	369
7.3 随机存储器(RAM)	375
7.3.1 静态随机存储器(SRAM)	375
* 7.3.2 动态随机存储器(DRAM)	379
7.4 存储器容量的扩展	384
7.4.1 位扩展方式	384
7.4.2 字扩展方式	385
7.5 用存储器实现组合逻辑函数	386
* 7.6 串行存储器	391
7.6.1 串行存储器的结构及工作原理	391
7.6.2 串行存储器中的动态 MOS 移位寄存单元	393
本章小结	399
自我检测题	400
思考题和习题	400

第八章 可编程逻辑器件

8.1 概述	403
* 8.2 现场可编程逻辑阵列(FPLA)	405
8.3 可编程阵列逻辑(PAL)	408
8.3.1 PAL 的基本电路结构	408
8.3.2 PAL 的几种输出电路结构和反馈形式	409
8.3.3 PAL 的应用举例	412
8.4 通用阵列逻辑(GAL)	417
8.4.1 GAL 的电路结构	418
8.4.2 输出逻辑宏单元(OLMC)	420
8.4.3 GAL 的输入特性和输出特性	425
8.5 可擦除的可编程逻辑器件(EPLD)	427
8.5.1 EPLD 的基本结构和特点	427
8.5.2 EPLD 的与-或逻辑阵列	427
8.5.3 EPLD 的输出逻辑宏单元(OLMC)	430
8.6 现场可编程门阵列(FPGA)	432
8.6.1 FPGA 的基本结构	432
8.6.2 FPGA 的 IOB 和 CLB	434
8.6.3 FPGA 的互连资源	437
8.6.4 编程数据的装载	439
8.7 PLD 的编程	442
8.8 在系统可编程逻辑器件(ISP PLD)	444
8.8.1 低密度 ISP-PLD	444

8.8.2 高密度 ISP-PLD	445
8.8.3 在系统可编程通用数字开关(ispGDS)	450
本章小结	452
自我检测题	453
思考题和习题	453

第九章 数-模和模-数转换

9.1 概述	456
9.2 D/A 转换器	457
9.2.1 权电阻网络 D/A 转换器	457
9.2.2 倒 T 形电阻网络 D/A 转换器	460
9.2.3 权电流型 D/A 转换器	462
9.2.4 开关树型 D/A 转换器	465
9.2.5 权电容网络 D/A 转换器	465
9.2.6 具有双极性输出的 D/A 转换器	467
9.2.7 D/A 转换器的转换精度与转换速度	469
9.2.8 串行输入的 D/A 转换器	473
9.3 A/D 转换器	475
9.3.1 A/D 转换的基本原理	475
9.3.2 取样-保持电路	478
9.3.3 直接 A/D 转换器	480
9.3.4 间接 A/D 转换器	486
9.3.5 A/D 转换器的转换精度与转换速度	491
9.3.6 串行输出的 A/D 转换器	492
本章小结	493
自我检测题	494
思考题和习题	495
自我检测题答案	501
《电气图用图形符号——二进制逻辑单元》(GB4728.12—85)简介	513
国产半导体集成电路型号命名法(GB3430—82)	523
参考资料	525
名词索引	527

第一章 逻辑代数基础

内 容 提 要

本章介绍分析数字电路逻辑功能的数学方法。文中首先扼要地介绍了逻辑代数的基本公式、常用公式和重要定理,然后讲述逻辑函数及其表示方法,最后介绍如何应用这些公式和定理化简逻辑函数。

为便于读者理解和掌握这些公式、定理和方法,各部分均配置了一定数量的例题。

1.1 概述

1.1.1 数字量和模拟量

在观察自然界中形形色色的物理量时不难发现,尽管它们的性质各异,但就其变化规律的特点而言,不外乎两大类。

其中一类物理量的变化在时间上和数量上都是离散的。也就是说,它们的变化在时间上是不连续的,总是发生在一系列离散的瞬间。同时,它们的数值大小和每次的增减变化都是某一个最小数量单位的整数倍,而小于这个最小数量单位的数值没有任何物理意义。这一类物理量叫做数字量,把表示数字量的信号叫做数字信号,并且把工作在这种数字信号下的电子电路叫做数字电路。

例如,用电子电路记录从自动生产线上输出的零件数目时,每送出一个零件便给电子电路一个信号,使之记1,而平时没有零件送出时加给电子电路的信号是0,所以不记数。可见,零件数目这个信号无论在时间上还是在数量上都是不连续的,因此它是一个数字信号。最小的数量单位就是1个。

另一类物理量的变化在时间上或数值上则是连续的。这一类物理量叫做模拟量,把表示模拟量的信号叫做模拟信号,并把工作在这种模拟信号下的电子电路称为模拟电路。

例如,热电偶在工作时输出的电压信号就属于模拟信号,因为在任何情况下

$$k_n 2^{n-1} + k_{n-1} 2^{n-2} + \cdots + k_1 = 2(k_n 2^{n-2} + k_{n-1} 2^{n-3} + \cdots + k_2) + k_1 \quad (1.1.6)$$

由式(1.1.6)不难看出,若将 $(S)_{10}$ 除以2所得的商再次除以2,则所得余数即 k_1 。

依次类推,反复将每次得到的商再除以2,就可求得二进制数的每一位了。

例如,将 $(173)_{10}$ 化为二进制数可如下进行

$$\begin{array}{rcl} 2 \overline{) 173} & \cdots \cdots \cdots & \text{余数} = 1 = k_0 \\ 2 \overline{) 86} & \cdots \cdots \cdots & \text{余数} = 0 = k_1 \\ 2 \overline{) 43} & \cdots \cdots \cdots & \text{余数} = 1 = k_2 \\ 2 \overline{) 21} & \cdots \cdots \cdots & \text{余数} = 1 = k_3 \\ 2 \overline{) 10} & \cdots \cdots \cdots & \text{余数} = 0 = k_4 \\ 2 \overline{) 5} & \cdots \cdots \cdots & \text{余数} = 1 = k_5 \\ 2 \overline{) 2} & \cdots \cdots \cdots & \text{余数} = 0 = k_6 \\ 2 \overline{) 1} & \cdots \cdots \cdots & \text{余数} = 1 = k_7 \\ & & 0 \end{array}$$

故 $(173)_{10} = (10101101)_2$ 。

其次讨论小数的转换。

若 $(S)_{10}$ 是一个十进制的小数,对应的二进制小数为 $(0.k_{-1}k_{-2}\cdots k_{-m})_2$,则据式(1.1.3)可知

$$(S)_{10} = k_{-1}2^{-1} + k_{-2}2^{-2} + \cdots + k_{-m}2^{-m}$$

将上式两边同乘以2得到

$$2(S)_{10} = k_{-1} + (k_{-2}2^{-1} + k_{-3}2^{-2} + \cdots + k_{-m}2^{-m+1}) \quad (1.1.7)$$

式(1.1.7)说明,将小数 $(S)_{10}$ 乘以2所得乘积的整数部分即 k_{-1} 。

同理,将乘积的小数部分再乘以2又可得到

$$2(k_{-2}2^{-1} + k_{-3}2^{-2} + \cdots + k_{-m}2^{-m+1}) = k_{-2} + (k_{-3}2^{-1} + \cdots + k_{-m}2^{-m+2}) \quad (1.1.8)$$

亦即乘积的整数部分就是 k_{-2} 。

依次类推,将每次乘2后所得乘积的小数部分再乘以2,便可求出二进制小数的每一位。

例如,将 $(0.8125)_{10}$ 化为二进制小数时可如下进行

$$\begin{array}{rcl} 0.8125 & & \\ \times & 2 & \\ \hline 1.6250 & \cdots \cdots \cdots & \text{整数部分} = 1 = k_{-1} \\ & & \\ 0.6250 & & \\ \times & 2 & \\ \hline 1.2500 & \cdots \cdots \cdots & \text{整数部分} = 1 = k_{-2} \end{array}$$

$$k_n 2^{n-1} + k_{n-1} 2^{n-2} + \cdots + k_1 = 2(k_n 2^{n-2} + k_{n-1} 2^{n-3} + \cdots + k_2) + k_1 \quad (1.1.6)$$

由式(1.1.6)不难看出,若将 $(S)_{10}$ 除以2所得的商再次除以2,则所得余数即 k_1 。

依次类推,反复将每次得到的商再除以2,就可求得二进制数的每一位了。

例如,将 $(173)_{10}$ 化为二进制数可如下进行

$$\begin{array}{rcl} 2 \overline{) 173} & \cdots \cdots \cdots & \text{余数} = 1 = k_0 \\ 2 \overline{) 86} & \cdots \cdots \cdots & \text{余数} = 0 = k_1 \\ 2 \overline{) 43} & \cdots \cdots \cdots & \text{余数} = 1 = k_2 \\ 2 \overline{) 21} & \cdots \cdots \cdots & \text{余数} = 1 = k_3 \\ 2 \overline{) 10} & \cdots \cdots \cdots & \text{余数} = 0 = k_4 \\ 2 \overline{) 5} & \cdots \cdots \cdots & \text{余数} = 1 = k_5 \\ 2 \overline{) 2} & \cdots \cdots \cdots & \text{余数} = 0 = k_6 \\ 2 \overline{) 1} & \cdots \cdots \cdots & \text{余数} = 1 = k_7 \\ & & 0 \end{array}$$

故 $(173)_{10} = (10101101)_2$ 。

其次讨论小数的转换。

若 $(S)_{10}$ 是一个十进制的小数,对应的二进制小数为 $(0.k_{-1}k_{-2}\cdots k_{-m})_2$,则据式(1.1.3)可知

$$(S)_{10} = k_{-1}2^{-1} + k_{-2}2^{-2} + \cdots + k_{-m}2^{-m}$$

将上式两边同乘以2得到

$$2(S)_{10} = k_{-1} + (k_{-2}2^{-1} + k_{-3}2^{-2} + \cdots + k_{-m}2^{-m+1}) \quad (1.1.7)$$

式(1.1.7)说明,将小数 $(S)_{10}$ 乘以2所得乘积的整数部分即 k_{-1} 。

同理,将乘积的小数部分再乘以2又可得到

$$2(k_{-2}2^{-1} + k_{-3}2^{-2} + \cdots + k_{-m}2^{-m+1}) = k_{-2} + (k_{-3}2^{-1} + \cdots + k_{-m}2^{-m+2}) \quad (1.1.8)$$

亦即乘积的整数部分就是 k_{-2} 。

依次类推,将每次乘2后所得乘积的小数部分再乘以2,便可求出二进制小数的每一位。

例如,将 $(0.8125)_{10}$ 化为二进制小数时可如下进行

$$\begin{array}{rcl} 0.8125 & & \\ \times & 2 & \\ \hline 1.6250 & \cdots \cdots \cdots & \text{整数部分} = 1 = k_{-1} \\ & & \\ 0.6250 & & \\ \times & 2 & \\ \hline 1.2500 & \cdots \cdots \cdots & \text{整数部分} = 1 = k_{-2} \end{array}$$

$$k_n 2^{n-1} + k_{n-1} 2^{n-2} + \cdots + k_1 = 2(k_n 2^{n-2} + k_{n-1} 2^{n-3} + \cdots + k_2) + k_1 \quad (1.1.6)$$

由式(1.1.6)不难看出,若将 $(S)_{10}$ 除以2所得的商再次除以2,则所得余数即 k_1 。

依次类推,反复将每次得到的商再除以2,就可求得二进制数的每一位了。

例如,将 $(173)_{10}$ 化为二进制数可如下进行

$$\begin{array}{rcl} 2 \overline{) 173} & \cdots \cdots \cdots & \text{余数} = 1 = k_0 \\ 2 \overline{) 86} & \cdots \cdots \cdots & \text{余数} = 0 = k_1 \\ 2 \overline{) 43} & \cdots \cdots \cdots & \text{余数} = 1 = k_2 \\ 2 \overline{) 21} & \cdots \cdots \cdots & \text{余数} = 1 = k_3 \\ 2 \overline{) 10} & \cdots \cdots \cdots & \text{余数} = 0 = k_4 \\ 2 \overline{) 5} & \cdots \cdots \cdots & \text{余数} = 1 = k_5 \\ 2 \overline{) 2} & \cdots \cdots \cdots & \text{余数} = 0 = k_6 \\ 2 \overline{) 1} & \cdots \cdots \cdots & \text{余数} = 1 = k_7 \\ & & 0 \end{array}$$

故 $(173)_{10} = (10101101)_2$ 。

其次讨论小数的转换。

若 $(S)_{10}$ 是一个十进制的小数,对应的二进制小数为 $(0.k_{-1}k_{-2}\cdots k_{-m})_2$,则据式(1.1.3)可知

$$(S)_{10} = k_{-1}2^{-1} + k_{-2}2^{-2} + \cdots + k_{-m}2^{-m}$$

将上式两边同乘以2得到

$$2(S)_{10} = k_{-1} + (k_{-2}2^{-1} + k_{-3}2^{-2} + \cdots + k_{-m}2^{-m+1}) \quad (1.1.7)$$

式(1.1.7)说明,将小数 $(S)_{10}$ 乘以2所得乘积的整数部分即 k_{-1} 。

同理,将乘积的小数部分再乘以2又可得到

$$2(k_{-2}2^{-1} + k_{-3}2^{-2} + \cdots + k_{-m}2^{-m+1}) = k_{-2} + (k_{-3}2^{-1} + \cdots + k_{-m}2^{-m+2}) \quad (1.1.8)$$

亦即乘积的整数部分就是 k_{-2} 。

依次类推,将每次乘2后所得乘积的小数部分再乘以2,便可求出二进制小数的每一位。

例如,将 $(0.8125)_{10}$ 化为二进制小数时可如下进行

$$\begin{array}{rcl} 0.8125 & & \\ \times & 2 & \\ \hline 1.6250 & \cdots \cdots \cdots & \text{整数部分} = 1 = k_{-1} \\ & & \\ 0.6250 & & \\ \times & 2 & \\ \hline 1.2500 & \cdots \cdots \cdots & \text{整数部分} = 1 = k_{-2} \end{array}$$

$$\begin{array}{r} 0.2500 \\ \times \quad 2 \\ \hline 0.5000 \end{array}$$
 整数部分 = $0 = k_{-3}$

$$\begin{array}{r} 0.5000 \\ \times \quad 2 \\ \hline 1.0000 \end{array}$$
 整数部分 = $1 = k_{-4}$

故 $(0.8125)_{10} = (0.1101)_{20}$

3. 二十六转换

把二进制数转换成等值的十六进制数称为二—十六转换。

由于4位二进制数恰好有16个状态,而把这4位二进制数看作一个整体时,它的进位输出又正好是逢十六进一,所以只要从低位到高位将每4位二进制数分为一组并代之以等值的十六进制数,即可得到对应的十六进制数。

例如,将(01011110.10110010)₂化为十六进制数时可得

$$\begin{array}{cccc} (0101, 1110, 1011, 0010)_2 \\ \downarrow \quad \downarrow \quad \downarrow \quad \downarrow \\ = (5 \quad E \quad B \quad 2)_{16} \end{array}$$

4. 十六 - 二转换

十六-二转换是指把十六进制数转换成等值的二进制数。转换时只需将十六进制数的每一位用等值的4位二进制数代替就行了。

例如,将 $(8FA.C6)_{16}$ 化为二进制数时得到

$$\begin{array}{ccccc}
 (& 8 & & F & & A. & & C & & 6 &)_{16} \\
 & \downarrow & & \downarrow & & \downarrow & & \downarrow & & \downarrow & \\
 = & (1000 & & 1111 & & 1010. & & 1100 & & 0110)_{2}
 \end{array}$$

5. 十六进制数与十进制数的转换

在将十六进制数转换为十进制数时,可根据式(1.1.4)将各位按权展开后相加求得。在将十进制数转换为十六进制数时,可以先转换成二进制数,然后再将得到的二进制数转换为等值的十六进制数。这两种转换方法上面已经讲过了。

三、码制

不同的数码不仅可以表示数量的不同大小,而且还能用来表示不同的事物。在后一种情况下,这些数码已没有表示数量大小的含意,只是表示不同事物的代号而已。这些数码称为代码。

例如在举行长跑比赛时,为便于识别运动员,通常给每个运动员编一个号码。显然,这些号码仅仅表示不同的运动员,已失去了数量大小的含意。

为便于记忆和处理,在编制代码时总要遵循一定的规则,这些规则就叫做码

制。

例如在用 4 位二进制数码表示 1 位十进制数的 0~9 这十个状态时,就有多种不同的码制。通常将这些代码称为二-十进制代码,简称 BCD(Binary Coded Decimal)代码。

表 1.1.1 几种常见的 BCD 代码

十进制数 \ 编码种类	8421 码	余 3 码	2421 码	5211 码	余 3 循环码
0	0 0 0 0	0 0 1 1	0 0 0 0	0 0 0 0	0 0 1 0
1	0 0 0 1	0 1 0 0	0 0 0 1	0 0 0 1	0 1 1 0
2	0 0 1 0	0 1 0 1	0 0 1 0	0 1 0 0	0 1 1 1
3	0 0 1 1	0 1 1 0	0 0 1 1	0 1 0 1	0 1 0 1
4	0 1 0 0	0 1 1 1	0 1 0 0	0 1 1 1	0 1 0 0
5	0 1 0 1	1 0 0 0	1 0 1 1	1 0 0 0	1 1 0 0
6	0 1 1 0	1 0 0 1	1 1 0 0	1 0 0 1	1 1 0 1
7	0 1 1 1	1 0 1 0	1 1 0 1	1 1 0 0	1 1 1 1
8	1 0 0 0	1 0 1 1	1 1 1 0	1 1 0 1	1 1 1 0
9	1 0 0 1	1 1 0 0	1 1 1 1	1 1 1 1	1 0 1 0
权	8 4 2 1		2 4 2 1	5 2 1 1	

表 1.1.1 中列出了几种常见的 BCD 代码,它们的编码规则各不相同。

8421 码是 BCD 代码中最常用的一种。在这种编码方式中每一位二值代码的 1 都代表一个固定数值,把每一位的 1 代表的十进制数加起来,得到的结果就是它所代表的十进制数码。由于代码中从左到右每一位的 1 分别表示 8、4、2、1,所以把这种代码叫做 8421 码。每一位的 1 代表的十进制数称为这一位的权。8421 码中每一位的权是固定不变的,它属于恒权代码。

余 3 码的编码规则与 8421 码不同,如果把每一个余 3 码看作 4 位二进制数,则它的数值要比它所表示的十进制数码多 3,故而将这种代码叫做余 3 码。

如果将两个余 3 码相加,所得的和将比十进制数和所对应的二进制数多 6。因此,在用余 3 码作十进制加法运算时,若两数之和为 10,正好等于二进制数的 16,于是便从高位自动产生进位信号。

此外,从表 1.1.1 中还可以看出,0 和 9、1 和 8、2 和 7、3 和 6、4 和 5 的余 3 码互为反码,这对于求取对 10 的补码是很方便的。

余 3 码不是恒权代码。如果试图把每个代码视为二进制数,并使它等效的十进制数与所表示的代码相等,那么代码中每一位的 1 所代表的十进制数在各个代码中不能是固定的。

2421 码是一种恒权代码,它的 0 和 9、1 和 8、2 和 7、3 和 6、4 和 5 也互为反码,这个特点和余 3 码相仿。

5211 码是另一种恒权代码。待学了第五章中计数器的分频作用后可以发现,如果按 8421 码接成十进制计数器,则连续输入计数脉冲时 4 个触发器输出脉冲对

于计数脉冲的分频比从低位到高位依次为 5:2:1:1。可见,5211 码每一位的权正好与 8421 码十进制计数器 4 个触发器输出脉冲的分频比相对应。这种对应关系在构成某些数字系统时很有用。

余 3 循环码是一种变权码,每一位的 1 在不同代码中并不代表固定的数值。它的主要特点是相邻的两个代码之间仅有一位的状态不同。因此,按余 3 循环码接成计数器时,每次状态转换过程中只有一个触发器翻转,译码时不会发生竞争-冒险现象(详见第 3.4 节)。

1.1.3 算术运算和逻辑运算

在数字电路中,1 位二进制数码的 0 和 1 不仅可以表示数量的大小,而且可以表示两种不同的逻辑状态。例如,可以用 1 和 0 分别表示一件事情的是和非、真和伪、有和无、好和坏,或者表示电路的通和断、电灯的亮和暗等等。这种只有两种对立逻辑状态的逻辑关系称为二值逻辑。

当两个二进制数码表示两个数量大小时,它们之间可以进行数值运算,这种运算称为算术运算。二进制算术运算和十进制算术运算的规则基本相同,唯一的区别在于二进制数是逢二进一而不是十进制数的逢十进一。

例如,两个二进制数 1001 和 0101 的算术运算有

<p>加法运算</p> $ \begin{array}{r} 1001 \\ + 0101 \\ \hline 1110 \end{array} $	<p>减法运算</p> $ \begin{array}{r} 1001 \\ - 0101 \\ \hline 0100 \end{array} $
<p>乘法运算</p> $ \begin{array}{r} 1001 \\ \times 0101 \\ \hline 1001 \\ 0000 \\ 1001 \\ 0000 \\ \hline 0101101 \end{array} $	<p>除法运算</p> $ \begin{array}{r} 1.11\dots \\ 0101 \overline{) 1001} \\ \underline{0101} \\ 1000 \\ \underline{0101} \\ 0111 \\ \underline{0101} \\ 0010 \end{array} $

在数字电路和数字电子计算机中,二进制数的正、负号也是用 0 和 1 表示的。在定点运算的情况下,以最高位作为符号位,正数为 0,负数为 1。以下各位为 0 和 1 表示数值。用这种方式表示的数码称为原码。例如

$$(\overset{\cdot}{0} \ 1011001)_2 = (+89)_{10}$$

符号位

$$(\overset{\cdot}{1} \ 1011001)_2 = (-89)_{10}$$

符号位

为了简化运算电路,在数字电路中两数相减的运算是用它们的补码相加来完成的。二进制数的补码是这样定义的:

最高位为符号位,正数为 0,负数为 1;

正数的补码和它的原码相同;

负数的补码可通过将原码的数值位逐位求反,然后在最低位上加 1 得到。

【例 1.1.1】 计算 $(1001)_2 - (0101)_2$ 。

解: 根据二进制数的运算规则可知

$$\begin{array}{r} 1001 \\ - 0101 \\ \hline 0100 \end{array}$$

在采用补码运算时,首先求出 $(+1001)_2$ 和 $(-0101)_2$ 的补码,它们是

$$[+1001]_{\text{补}} = \overset{\cdot}{0} \ 1001$$

符号位

$$[-0101]_{\text{补}} = \overset{\cdot}{1} \ 1011$$

符号位

然后将两个补码相加并舍去进位

$$\begin{array}{r} 01001 \\ + 11011 \\ \hline \text{舍去} \leftarrow 100100 \end{array}$$

则得到与前面同样的结果。这样就把减法运算转化成了加法运算。

此外,我们也不难发现,乘法运算可以用加法和移位两种操作实现,而除法运算可以用减法和移位操作实现。因此,二进制数的加、减、乘、除运算都可以用加法运算电路完成,这就大大简化了运算电路的结构。

当两个二进制数码表示不同的逻辑状态时,它们之间可以按照指定的某种因果关系进行所谓逻辑运算。这种逻辑运算和算术运算有本质上的不同。下面将重点介绍逻辑运算的各种规律。

1.2 逻辑代数中的三种基本运算

1849 年,英国数学家乔治·布尔(George Boole)首先提出了描述客观事物逻辑

关系的数学方法——布尔代数。后来,由于布尔代数被广泛地应用于解决开关电路和数字逻辑电路的分析与设计上,所以也把布尔代数叫做开关代数或逻辑代数。本章所讲的逻辑代数就是布尔代数在二值逻辑电路中的应用。

逻辑代数中也用字母表示变量,这种变量称为逻辑变量。在二值逻辑中,每个逻辑变量的取值只有 0 和 1 两种可能。这里的 0 和 1 已不再表示数量的大小,只代表两种不同的逻辑状态。

逻辑代数的基本运算有与、或、非三种。为便于理解它们的含意,先来看一个简单的例子。

图 1.2.1 中给出了三个指示灯的控制电路。在图(a)电路中,只有当两个开关同时闭合时,指示灯才会亮;在图(b)电路中,只要有任何一个开关闭合,指示灯就亮;而在图(c)电路中,开关断开时灯亮,开关闭合时灯反而不亮。




图 1.2.1 用于说明与、或、非定义的电路

如果把开关闭合作为条件(或导致事物结果的原因),把灯亮作为结果,那么图 1.2.1 中的三个电路代表了三种不同的因果关系:

图(a)的例子表明,只有决定事物结果的全部条件同时具备时,结果才发生。这种因果关系叫做逻辑与,或者叫逻辑相乘。

图(b)的例子表明,在决定事物结果的诸条件中只要有任何一个满足,结果就会发生。这种因果关系叫做逻辑或,也叫做逻辑相加。

图(c)的例子表明,只要条件具备了,结果便不会发生;而条件不具备时,结果一定发生。这种因果关系叫做逻辑非,也叫做逻辑求反。

若以 A 、 B 表示开关的状态,并以 1 表示开关闭合,以 0 表示开关断开;以 Y 表示指示灯的状态,并以 1 表示灯亮,以 0 表示不亮,则可以列出以 0、1 表示的与、或、非逻辑关系的图表,如表 1.2.1、1.2.2 和 1.2.3 所示。这种图表叫做逻辑真值表,或简称为真值表。

在逻辑代数中,把与、或、非看作是逻辑变量 A 、 B 间的三种最基本的逻辑运算,并以“ \cdot ”表示与运算,以“ $+$ ”表示或运算,以变量上边的“ $-$ ”表示非运算。因此, A 和 B 进行与逻辑运算时可写成

$$Y = A \cdot B \quad (1.2.1)$$

A 和 B 进行或逻辑运算时可写成

表 1.2.1 与逻辑
运算的真值表

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

表 1.2.2 或逻辑
运算的真值表

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

表 1.2.3 非逻辑
运算的真值表

A	Y
0	1
1	0

$$Y = A + B \quad (1.2.2)$$

对 A 进行非逻辑运算时可写成

$$Y = \overline{A} \quad (1.2.3)$$

同时,把实现与逻辑运算的单元电路叫做与门,把实现或逻辑运算的单元电路叫做或门,把实现非逻辑运算的单元电路叫做非门(也叫做反相器)。

与、或、非逻辑运算还可以用图 1.2.2 所示的图形符号表示。这些图形符号也用于表示相应的门电路。图中上边一行是目前国家标准局规定的符号,下边一行是常见于国外一些书刊和资料上的符号。




图 1.2.2 与、或、非的图形符号

实际的逻辑问题往往比与、或、非复杂得多,不过它们都可以用与、或、非的组合来实现。最常见的复合逻辑运算有与非、或非、与或非、异或、同或等。表 1.2.4 ~ 1.2.8 给出了这些复合逻辑运算的真值表。图 1.2.3 是它们的图形逻辑符号和运算符号。

表 1.2.4 与非逻辑的真值表

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

表 1.2.5 或非逻辑的真值表

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

表 1.2.6 与或非逻辑的真值表

A	B	C	D	Y
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

表 1.2.7 异或逻辑的真值表


A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

表 1.2.8 同或逻辑的真值表

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	1



与非




或非




$$Y = A \cdot B$$




$$Y = A + B$$




与或非



异或



同或



$$Y = \overline{A \cdot B + C \cdot D}$$



$$Y = A \oplus B$$



$$Y = A \odot B$$

图 1.2.3 复合逻辑的图形符号和运算符号

由表 1.2.4 可见,将 A 、 B 先进行与运算,然后将结果求反,最后得到的即 A 、 B 的与非运算结果。因此,可以把与非运算看作是与运算和非运算的组合。图 1.2.3 中图形符号上的小圆圈表示非运算。

在与或非逻辑中, A 、 B 之间以及 C 、 D 之间都是与的关系, 只要 A 、 B 或 C 、 D 任何一组同时为 1, 输出 Y 就是 0。只有当每一组输入都不全是 1 时, 输出 Y 才是 1。

异或是这样一种逻辑关系: 当 A 、 B 不同时, 输出 Y 为 1; 而 A 、 B 相同时, 输出 Y 为 0。异或也可以用与、或、非的组合表示。

$$A \oplus B = A \cdot \bar{B} + \bar{A} \cdot B \quad (1.2.4)$$

同或和异或相反, 当 A 、 B 相同时, Y 等于 1, A 、 B 不同时, Y 等于 0。同或也可以写成与、或、非的组合形式

$$A \odot B = A \cdot B + \bar{A} \cdot \bar{B} \quad (1.2.5)$$

而且, 由表 1.2.7 和 1.2.8 可见, 异或和同或互为反运算, 即

$$A \oplus B = \overline{A \odot B}; A \odot B = \overline{A \oplus B} \quad (1.2.6)$$

为简化书写, 允许将 $A \cdot B$ 简写成 AB , 略去逻辑相乘的运算符号“ \cdot ”。

1.3 逻辑代数的基本公式和常用公式

1.3.1 基本公式

表 1.3.1 给出了逻辑代数的基本公式。这些公式也叫布尔恒等式。

表 1.3.1 逻辑代数的基本公式

序号	公 式	序号	公 式
		10	$\bar{1} = 0; \bar{0} = 1$
1	$0 \cdot A = 0$	11	$1 + A = 1$
2	$1 \cdot A = A$	12	$0 + A = A$
3	$A \cdot A = A$	13	$A + A = A$
4	$A \cdot \bar{A} = 0$	14	$A + \bar{A} = 1$
5	$A \cdot B = B \cdot A$	15	$A + B = B + A$
6	$A \cdot (B \cdot C) = (A \cdot B) \cdot C$	16	$A + (B + C) = (A + B) + C$
7	$A \cdot (B + C) = A \cdot B + A \cdot C$	17	$A + B \cdot C = (A + B) \cdot (A + C)$
8	$\overline{A \cdot B} = \bar{A} + \bar{B}$	18	$\overline{A + B} = \bar{A} \cdot \bar{B}$
9	$\overline{\bar{A}} = A$		

式(1)、(2)、(11)和(12)给出了变量与常量间的运算规则。

式(3)和(13)是同一变量的运算规律,也叫重叠律。

式(4)和(14)表示变量与它的反变量之间的运算规律,也称为互补律。

式(5)和(15)为交换律,式(6)和(16)为结合律,式(7)和(17)为分配律。

式(8)和(18)是著名的德·摩根(De·Morgan)定理,亦称反演律。在逻辑函数的化简和变换中经常要用到这一对公式。

式(9)表明,一个变量经过两次求反运算之后还原为其本身,所以该式又称还原律。

式(10)是对0和1求反运算的规则,它说明0和1互为求反的结果。

这些公式的正确性可以用列真值表的方法加以验证。如果等式成立,那么将任何一组变量的取值代入公式两边所得的结果应该相等。因此,等式两边所对应的真值表也必然相同。

【例 1.3.1】 用真值表证明表 1.3.1 中式(17)的正确性。

解: 已知表 1.3.1 中的式(17)为

$$A + B \cdot C = (A + B) \cdot (A + C)$$

将 A、B、C 所有可能的取值组合逐一代入上式的两边,算出相应的结果,即得到表 1.3.2 的真值表。可见,等式两边对应的真值表相同,故等式成立。

表 1.3.2 式(17)的真值表

A	B	C	$B \cdot C$	$A + B \cdot C$	$A + B$	$A + C$	$(A + B) \cdot (A + C)$
0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0
0	1	0	0	0	1	0	0
0	1	1	1	1	1	1	1
1	0	0	0	1	1	1	1
1	0	1	0	1	1	1	1
1	1	0	0	1	1	1	1
1	1	1	1	1	1	1	1

1.3.2 若干常用公式

表 1.3.3 中列出了几个常用公式。这些公式是利用基本公式导出的。直接运用这些导出公式可以给化简逻辑函数的工作带来很大方便。

现将表 1.3.3 中的各式证明如下。

一、式(21) $A + A \cdot B = A$

证: $A + A \cdot B = A \cdot (1 + B) = A \cdot 1 = A$

上式说明在两个乘积项相加时,若其中一项以另一项为因子,则该项是多余

的,可以删去。

二、式(22) $A + \bar{A} \cdot B = A + B$

证: $A + \bar{A} \cdot B = (A + \bar{A}) \cdot (A + B) = 1 \cdot (A + B) = A + B$

这一结果表明,两个乘积项相加时,如果一项取反后是另一项的因子,则此因子是多余的,可以消去。

三、式(23) $A \cdot B + A \cdot \bar{B} = A$

证: $A \cdot B + A \cdot \bar{B} = A(B + \bar{B}) = A \cdot 1 = A$

这个公式的含意是当两个乘积项相加时,若它们分别包含 B 和 \bar{B} 两个因子而其他因子相同,则两项定能合并,且可将 B 和 \bar{B} 两个因子消去。

四、式(24) $A \cdot (A + B) = A$

证: $A \cdot (A + B) = A \cdot A + A \cdot B = A + A \cdot B$
 $= A \cdot (1 + B) = A \cdot 1 = A$

该式说明,变量 A 和包含 A 的和相乘时,其结果等于 A ,即将 A 和消掉。

五、式(25) $A \cdot B + \bar{A} \cdot C + B \cdot C = A \cdot B + \bar{A} \cdot C$

证: $A \cdot B + \bar{A} \cdot C + B \cdot C = A \cdot B + \bar{A} \cdot C + B \cdot C(A + \bar{A})$
 $= A \cdot B + \bar{A} \cdot C + A \cdot B \cdot C + \bar{A} \cdot B \cdot C$
 $= A \cdot B \cdot (1 + C) + \bar{A} \cdot C \cdot (1 + B)$
 $= A \cdot B + \bar{A} \cdot C$

这个公式说明,若两个乘积项中分别包含 A 和 \bar{A} 两个因子,而这两个乘积项的其余因子组成第三个乘积项时,则第三个乘积项是多余的,可以消去。

从上式不难进一步导出

$$A \cdot B + \bar{A} \cdot C + B \cdot C \cdot D = A \cdot B + \bar{A} \cdot C$$

六、式(26) $A \cdot \overline{A \cdot B} = A \cdot \bar{B}; \overline{A \cdot A \cdot B} = \bar{A}$

证: $A \cdot \overline{A \cdot B} = A \cdot (\bar{A} + \bar{B}) = A \cdot \bar{A} + A \cdot \bar{B} = A \cdot \bar{B}$

上式说明,当 A 和一个乘积项的非相乘,且 A 为乘积项的因子时,则 A 这个因子可以消去。

$$\overline{A \cdot A \cdot B} = \bar{A} \cdot (\bar{A} + \bar{B}) = \bar{A} \cdot \bar{A} + \bar{A} \cdot \bar{B} = \bar{A} \cdot (1 + \bar{B}) = \bar{A}$$

此式表明,当 \bar{A} 和一个乘积项的非相乘,且 A 为乘积项的因子时,其结果就等于 \bar{A} 。

从以上的证明可以看到,这些常用公式都是从基本公式导出的结果。当然,还可以推导出更多的常用公式。

表 1.3.3 若干常用公式

序 号	公 式
21	$A + A \cdot B = A$
22	$A + \bar{A} \cdot B = A + B$
23	$A \cdot B + A \cdot \bar{B} = A$
24	$A \cdot (A + B) = A$
25	$A \cdot B + \bar{A} \cdot C + B \cdot C = A \cdot B + \bar{A} \cdot C$ $A \cdot B + \bar{A} \cdot C + B \cdot C \cdot D = A \cdot B + \bar{A} \cdot C$
26	$A \cdot \overline{A \cdot B} = A \cdot \bar{B}; \overline{A \cdot A \cdot B} = \bar{A}$

1.4 逻辑代数的基本定理

1.4.1 代入定理

在任何一个包含变量 A 的逻辑等式中,若以另外一个逻辑式代入式中所有 A 的位置,则等式仍然成立。这就是所谓代入定理。

因为变量 A 仅有 0 和 1 两种可能的状态,所以无论将 $A=0$ 还是 $A=1$ 代入逻辑等式,等式都一定成立。而任何一个逻辑式的取值也不外 0 和 1 两种,所以用它取代式中的 A 时,等式自然也成立。因此,可以把代入定理看作无须证明的公理。

利用代入定理很容易把表 1.3.1 中的基本公式和表 1.3.3 中的常用公式推广为多变量的形式。

【例 1.4.1】 用代入定理证明德·摩根定理也适用于多变量的情况。

解: 已知二变量的德·摩根定理为

$$\overline{A+B} = \overline{A} \cdot \overline{B} \quad \text{及} \quad \overline{A \cdot B} = \overline{A} + \overline{B}$$

今以 $(B+C)$ 代入左边等式中 B 的位置,同时以 $(B \cdot C)$ 代入右边等式中 B 的位置,于是得到

$$\begin{aligned} \overline{A+(B+C)} &= \overline{A} \cdot \overline{(B+C)} = \overline{A} \cdot \overline{B} \cdot \overline{C} \\ \overline{A \cdot (B \cdot C)} &= \overline{A} + \overline{(B \cdot C)} = \overline{A} + \overline{B} + \overline{C} \end{aligned}$$

为了简化书写,除了乘法运算的“ \cdot ”可以省略以外,对一个乘积项或逻辑式求反时,乘积项或逻辑式外边的括号也可以省略。

此外,在对复杂的逻辑式进行运算时,仍需遵守与普通代数一样的运算优先顺序,即先算括号里的内容,其次算乘法,最后算加法。

1.4.2 反演定理

对于任意一个逻辑式 Y ,若将其中所有的“ \cdot ”换成“ $+$ ”,“ $+$ ”换成“ \cdot ”, 0 换成 1 , 1 换成 0 ,原变量换成反变量,反变量换成原变量,则得到的结果就是 \overline{Y} 。这个规律叫做反演定理。

反演定理为求取已知逻辑式的反逻辑式提供了方便。

在使用反演定理时还需注意遵守以下两个规则:

- ① 仍需遵守“先括号、然后乘、最后加”的运算优先次序。
- ② 不属于单个变量上的反号应保留不变。

回顾一下第 1.3.1 节中讲过的德·摩根定理便可发现,它只不过是反演定理的一个特例而已。正是由于这个原因,才把它叫做反演律。

【例 1.4.2】 已知 $Y = A(B + C) + CD$, 求 \overline{Y} 。

解: 根据反演定理可写出

$$\begin{aligned}\overline{Y} &= (\overline{A + BC})(\overline{C + D}) \\ &= \overline{A} \overline{C} + \overline{B} \overline{C} + \overline{A} \overline{D} + \overline{B} \overline{C} \overline{D} \\ &= \overline{A} \overline{C} + \overline{B} \overline{C} + \overline{A} \overline{D}\end{aligned}$$

如果利用基本公式和常用公式进行运算,也能得到同样的结果,但是要麻烦得多。

【例 1.4.3】 若 $Y = \overline{A\overline{B} + C + D} + C$, 求 \overline{Y} 。

解: 依据反演定理可直接写出

$$\overline{Y} = \overline{(\overline{A + B})\overline{C} \cdot \overline{D} \cdot \overline{C}}$$

1.4.3 对偶定理

若两逻辑式相等,则它们的对偶式也相等,这就是对偶定理。

所谓对偶式是这样定义的:对于任何一个逻辑式 Y ,若将其中的“ \cdot ”换成“ $+$ ”,“ $+$ ”换成“ \cdot ”,0 换成 1,1 换成 0,则得到一个新的逻辑式 Y' ,这个 Y' 就叫做 Y 的对偶式。或者说 Y 和 Y' 互为对偶式。

例如,若 $Y = A(B + C)$,则 $Y' = A + BC$

若 $Y = \overline{AB + CD}$, 则 $Y' = \overline{(A + B)(C + D)}$

若 $Y = AB + \overline{C + D}$, 则 $Y' = (A + B)\overline{CD}$

为了证明两个逻辑式相等,也可以通过证明它们的对偶式相等来完成,因为有些情况下证明它们的对偶式相等更加容易。

【例 1.4.4】 试证明表 1.3.1 中的式(17)即

$$A + BC = (A + B)(A + C)$$

解: 首先写出等式两边的对偶式,得到

$$A(B + C) \text{ 和 } AB + AC$$

根据乘法分配律可知,这两个对偶式是相等的,亦即 $A(B + C) = AB + AC$ 。由对偶定理即可确定原来的两式也一定相等,于是式(17)得到证明。

如果仔细分析一下表 1.3.1 就能够发现,其中的公式(1)和(11)、(2)和(12)、(3)和(13)、(4)和(14)、(5)和(15)、(6)和(16)、(7)和(17)、(8)和(18)皆互为对偶式。因此,只要能证明公式(1)~(8)成立,则公式(11)~(18)已无须另作证明。

1.5 逻辑函数及其表示方法

1.5.1 逻辑函数

从上面讲过的各种逻辑关系中可以看到,如果以逻辑变量作为输入,以运算结果作为输出,那么当输入变量的取值确定之后,输出的取值便随之而定。因此,输出与输入之间乃是一种函数关系。这种函数关系称为逻辑函数,写作

$$Y = F(A, B, C, \dots)$$

由于变量和输出(函数)的取值只有 0 和 1 两种状态,所以我们所讨论的都是二值逻辑函数。

任何一件具体的因果关系都可以用一个逻辑函数描述。例如,图 1.5.1 是一个举重裁判电路,可以用一个逻辑函数描述它的逻辑功能。

比赛规则规定,在一名主裁判和两名副裁判中,必须有两人以上(而且必须包括主裁判)认定运动员的动作合格,试举才算成功。比赛时主裁判掌握着开关 A,两名副裁判分别掌握着开关 B 和 C。当运动员举起杠铃时,裁判认为动作合格了就合上开关,否则不合。显然,指示灯 Y 的状态(亮与暗)是开关 A、B、C 状态(合上与断开)的函数。




图 1.5.1 举重裁判电路

若以 1 表示开关闭合,0 表示开关断开;以 1 表示灯亮,以 0 表示灯暗,则指示灯 Y 是开关 A、B、C 的二值逻辑函数,即

$$Y = F(A, B, C)$$

1.5.2 逻辑函数的表示方法

常用的逻辑函数表示方法有逻辑真值表(简称真值表)、逻辑函数式(也称逻辑式或函数式)、逻辑图和卡诺图等。这一节只介绍前面三种方法,用卡诺图表示逻辑函数的方法将在后面作专门介绍。

一、逻辑真值表

将输入变量所有的取值下对应的输出值找出来,列成表格,即可得到真值表。

仍以图 1.5.1 的举重裁判电路为例,根据电路的工作原理不难看出,只有 $A=1$,同时 $B、C$ 至少有一个为 1 时 Y 才等于 1,于是可列出图 1.5.1 的真值表。

二、逻辑函数式

把输出与输入之间的逻辑关系写成与、或、非等运算的组合式,即逻辑代数式,就得到了所需的逻辑函数式。

表 1.5.1 图 1.5.1 电路的真值表

输 入			输 出
A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

在图 1.5.1 电路中,根据对电路功能的要求和与、或的逻辑定义,“ B 和 C 中至少有一个合上”可以表示为 $(B + C)$,“同时还要求合上 A ”,则应写作 $A \cdot (B + C)$ 。因此得到输出的逻辑函数式为

$$Y = A(B + C) \quad (1.5.1)$$

三、逻辑图

将逻辑函数中各变量之间的与、或、非等逻辑关系用图形符号表示出来,就可以画出表示函数关系的逻辑图。

为了画出表示图 1.5.1 电路功能的逻辑图,只要用逻辑运算的图形符号代替式(1.5.1)中的代数运算符号便可得到图 1.5.2 所示的逻辑图。

四、各种表示方法间的互相转换

既然同一个逻辑函数可以用三种不同的方法描述,那么这三种方法之间必能互相转换。经常用到的转换方式有以下几种。

1. 从真值表写出逻辑函数式

为便于理解转换的原理,先讨论一个具体




图 1.5.2 图 1.5.1 电路的逻辑图

的例子。

【例 1.5.1】 已知一个奇偶判别函数的真值表如表 1.5.2 所示,试写出它的逻辑函数式。

表 1.5.2 例 1.5.1 的函数真值表

A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1…………… $\rightarrow \bar{A}BC$
1	0	0	0
1	0	1	1…………… $\rightarrow A\bar{B}C$
1	1	0	1…………… $\rightarrow AB\bar{C}$
1	1	1	0

解: 由真值表可见,只有当 A、B、C 三个输入变量中两个同时为 1 时, Y 才为 1。因此,在输入变量取值为以下三种情况时, Y 将等于 1:

$$A=0, B=1, C=1$$

$$A=1, B=0, C=1$$

$$A=1, B=1, C=0$$

而当 $A=0, B=1, C=1$ 时,必然使乘积项 $\bar{A}BC=1$; 当 $A=1, B=0, C=1$ 时,必然使乘积项 $A\bar{B}C=1$; 当 $A=1, B=1, C=0$ 时,必然使 $AB\bar{C}=1$, 因此 Y 的逻辑函数应当等于这三个乘积项之和,即

$$Y = \bar{A}BC + A\bar{B}C + AB\bar{C}$$

通过【例 1.5.1】可以总结出从真值表写出逻辑函数式的一般方法,这就是

① 找出真值表中使逻辑函数 $Y=1$ 的那些输入变量取值的组合。

② 每组输入变量取值的组合对应一个乘积项,其中取值为 1 的写入原变量,取值为 0 的写入反变量。

③ 将这些乘积项相加,即得 Y 的逻辑函数式。

2. 从逻辑式列出真值表

将输入变量取值的所有组合状态逐一代入逻辑式求出函数值,列成表,即可得到真值表。

【例 1.5.2】 已知逻辑函数 $Y = A + \bar{B}C + \bar{A}B\bar{C}$, 求它对应的真值表。

解: 将 A、B、C 的各种取值逐一代入 Y 式中计算,将计算结果列表,即得表 1.5.3 的真值表。初学时为避免差错可先将 $\bar{B}C$ 、 $\bar{A}B\bar{C}$ 两项算出,然后将 A、 $\bar{B}C$ 和 $\bar{A}B\bar{C}$ 相加求出 Y 的值。

表 1.5.3 例 1.5.2 的真值表

A	B	C	$\overline{B}C$	$\overline{A}B\overline{C}$	Y
0	0	0	0	0	0
0	0	1	1	0	1
0	1	0	0	1	1
0	1	1	0	0	0
1	0	0	0	0	1
1	0	1	1	0	1
1	1	0	0	0	1
1	1	1	0	0	1

3. 从逻辑式画出逻辑图

用图形符号代替逻辑式中的运算符号,就可以画出逻辑图了。

【例 1.5.3】 已知逻辑函数为 $Y = \overline{A + \overline{B}C} + \overline{A}B\overline{C} + C$, 画出对应的逻辑图。

解: 将式中所有的与、或、非运算符号用图形符号代替,并依据运算优先顺序把这些图形符号连接起来,就得到了图 1.5.3 的逻辑图。

4. 从逻辑图写出逻辑式

从输入端到输出端逐级写出每个图形符号对应的逻辑式,就可以得到对应的逻辑函数式了。

【例 1.5.4】 已知函数的逻辑图如图 1.5.4 所示,试求它的逻辑函数式。




图 1.5.3 [例 1.5.3]的逻辑图




图 1.5.4 [例 1.5.4]的逻辑图

解: 从输入端 A 、 B 开始逐个写出每个图形符号输出端的逻辑式,得到 $Y = \overline{\overline{A + B} + \overline{A + B}}$ 。将该式变换后可得

$$\begin{aligned}
 Y &= \overline{\overline{A + B} + \overline{A + B}} = (A + B)(\overline{A + B}) \\
 &= A\overline{B} + \overline{A}B = A \oplus B
 \end{aligned}$$

可见,输出 Y 和 A 、 B 间是异或逻辑关系。

1.5.3 逻辑函数的两种标准形式

在讲述逻辑函数的标准形式之前,先介绍一下最小项和最大项的概念,然后再介绍逻辑函数的“最小项之和”及“最大项之积”这两种标准形式。

一、最小项和最大项

1. 最小项

在 n 变量逻辑函数中,若 m 为包含 n 个因子的乘积项,而且这几个变量均以原变量或反变量的形式在 m 中出现一次,则称 m 为该组变量的最小项。

例如, A 、 B 、 C 三个变量的最小项有 $\bar{A}\bar{B}\bar{C}$ 、 $\bar{A}\bar{B}C$ 、 $\bar{A}B\bar{C}$ 、 $\bar{A}BC$ 、 $A\bar{B}\bar{C}$ 、 $A\bar{B}C$ 、 $AB\bar{C}$ 、 ABC 共 8 个(即 2^3 个)最小项。 n 变量的最小项应有 2^n 个。

输入变量的每一组取值都使一个对应的最小项的值等于 1。例如在三变量 A 、 B 、 C 的最小项中,当 $A=1$ 、 $B=0$ 、 $C=1$ 时, $A\bar{B}C=1$ 。如果把 $A\bar{B}C$ 的取值 101 看作一个二进制数,那么它所表示的十进制数就是 5。为了今后使用的方便,将 $A\bar{B}C$ 这个最小项记作 m_5 。按照这一约定,就得到了三变量最小项的编号表,如表 1.5.4 所示。

表 1.5.4 三变量最小项的编号表

最小项	使最小项为 1 的变量取值			对应的十进制数	编 号
	A	B	C		
$\bar{A}\bar{B}\bar{C}$	0	0	0	0	m_0
$\bar{A}\bar{B}C$	0	0	1	1	m_1
$\bar{A}B\bar{C}$	0	1	0	2	m_2
$\bar{A}BC$	0	1	1	3	m_3
$A\bar{B}\bar{C}$	1	0	0	4	m_4
$A\bar{B}C$	1	0	1	5	m_5
$AB\bar{C}$	1	1	0	6	m_6
ABC	1	1	1	7	m_7

根据同样的道理,我们把 A 、 B 、 C 、 D 这 4 个变量的 16 个最小项记作 $m_0 \sim m_{15}$ 。

从最小项的定义出发可以证明它具有如下的重要性质:

- ① 在输入变量的任何取值下必有一个最小项,而且仅有一个最小项的值为 1。
- ② 全体最小项之和为 1。

③ 任意两个最小项的乘积为 0。

④ 具有相邻性的两个最小项之和可以合并成一项并消去一对因子。

若两个最小项只有一个因子不同,则称这两个最小项具有相邻性。例如, $\overline{A}B\overline{C}$ 和 $AB\overline{C}$ 两个最小项仅第一个因子不同,所以它们具有相邻性。这两个最小项相加时定能合并成一项并将一对不同的因子消去

$$\overline{A}B\overline{C} + AB\overline{C} = (\overline{A} + A)B\overline{C} = B\overline{C}$$

2. 最大项

在 n 变量逻辑函数中,若 M 为 n 个变量之和,而且这 n 个变量均以原变量或反变量的形式在 M 中出现一次,则称 M 为该组变量的最大项。

例如,三变量 A, B, C 的最大项有 $(\overline{A} + \overline{B} + \overline{C})$ 、 $(\overline{A} + \overline{B} + C)$ 、 $(\overline{A} + B + \overline{C})$ 、 $(\overline{A} + B + C)$ 、 $(A + \overline{B} + \overline{C})$ 、 $(A + \overline{B} + C)$ 、 $(A + B + \overline{C})$ 、 $(A + B + C)$ 共 8 个(即 2^3 个)最大项。对于 n 个变量则有 2^n 个最大项。可见, n 变量的最大项数目和最小项数目是相等的。

输入变量的每一组取值都使一个对应的最大项的值为 0。例如在三变量 A, B, C 的最大项中,当 $A=1, B=0, C=1$ 时, $(\overline{A} + B + \overline{C}) = 0$ 。若将使最大项为 0 的 ABC 取值视为一个二进制数,并以其对应的十进制数给最大项编号,则 $(\overline{A} + B + \overline{C})$ 可记作 M_5 。由此得到的三变量最大项编号表如表 1.5.5 所示。

表 1.5.5 三变量最大项的编号表

最大项	使最大项为 0 的变量取值			对应的十进制数	编 号
	A	B	C		
$A + B + C$	0	0	0	0	M_0
$A + B + \overline{C}$	0	0	1	1	M_1
$A + \overline{B} + C$	0	1	0	2	M_2
$A + \overline{B} + \overline{C}$	0	1	1	3	M_3
$\overline{A} + B + C$	1	0	0	4	M_4
$\overline{A} + B + \overline{C}$	1	0	1	5	M_5
$\overline{A} + \overline{B} + C$	1	1	0	6	M_6
$\overline{A} + \overline{B} + \overline{C}$	1	1	1	7	M_7

根据最大项的定义同样也可以得到它的主要性质,这就是:

- ① 在输入变量的任何取值下必有一个最大项,而且只有一个最大项的值为 0。
- ② 全体最大项之积为 0。
- ③ 任意两个最大项之和为 1。
- ④ 只有一个变量不同的两个最大项的乘积等于各相同变量之和。

如果将表 1.5.4 和表 1.5.5 加以对比则可发现,最大项和最小项之间存在如下关系

$$M_i = \overline{m_i} \quad (1.5.2)$$

例如, $m_0 = \overline{A} \overline{B} \overline{C}$, 则 $\overline{m_0} = \overline{\overline{A} \overline{B} \overline{C}} = A + B + C = M_0$

二、逻辑函数的最小项之和形式

利用基本公式 $A + \overline{A} = 1$ 可以把任何一个逻辑函数化为最小项之和的标准形式。这种标准形式在逻辑函数的化简以及计算机辅助分析和设计中得到了广泛的应用。

例如, 给定逻辑函数为

$$Y = AB\overline{C} + BC$$

则可化为

$$\begin{aligned} Y &= AB\overline{C} + (A + \overline{A})BC = AB\overline{C} + ABC + \overline{A}BC = m_3 + m_6 + m_7 \\ &= \sum_i m_i (i = 3, 6, 7) \end{aligned}$$

有时也简写成 $\sum m(3, 6, 7)$ 或 $\sum(3, 6, 7)$ 的形式。

【例 1.5.5】 将逻辑函数 $Y = A\overline{B}\overline{C}D + \overline{A}CD + AC$ 展开为最小项之和的形式。

$$\begin{aligned} \text{解: } Y &= A\overline{B}\overline{C}D + \overline{A}(B + \overline{B})CD + A(B + \overline{B})C \\ &= A\overline{B}\overline{C}D + \overline{A}BCD + \overline{A}\overline{B}CD + ABC(D + \overline{D}) + A\overline{B}C(D + \overline{D}) \\ &= A\overline{B}\overline{C}D + \overline{A}BCD + \overline{A}\overline{B}CD + ABCD + ABC\overline{D} + A\overline{B}CD + A\overline{B}C\overline{D} \\ &= \sum_i m_i (i = 3, 7, 9, 10, 11, 14, 15) \end{aligned}$$

三、逻辑函数的最大项之积形式

可以证明, 任何一个逻辑函数都可以化成最大项之积的标准形式。

上面已经证明, 任何一个逻辑函数皆可化为最小项之和的形式。同时, 从最小项的性质又知道全部最小项之和为 1。由此可知, 若给定逻辑函数为 $Y = \sum m_i$, 则 $\sum m_i$ 以外的那些最小项之和必为 \overline{Y} , 即

$$\overline{Y} = \sum_{k \neq i} m_k \quad (1.5.3)$$

故得到

$$Y = \sum_{k \neq i} \overline{m_k} \quad (1.5.4)$$

利用反演定理可将上式变换为最大项乘积的形式

$$\begin{aligned} Y &= \prod_{k \neq i} \overline{m_k} \\ &= \prod_{k \neq i} M_k \end{aligned} \quad (1.5.5)$$

这就是说, 如果已知逻辑函数为 $Y = \sum m_i$ 时, 定能将 Y 化成编号为 i 以外的那些最大项的乘积。

【例 1.5.6】 试将逻辑函数 $Y = AB\overline{C} + BC$ 化成最大项之积的标准形式。

解：前面已经得到了它的最小项之和形式为

$$Y = \sum_i m_i \quad (i=3,6,7)$$

根据式(1.5.5)可得

$$\begin{aligned} Y &= \prod_{k \neq i} M_k = M_0 \cdot M_1 \cdot M_2 \cdot M_4 \cdot M_5 \\ &= (A + B + C) \cdot (A + B + \overline{C}) \cdot (A + \overline{B} + C) \cdot (\overline{A} + B + C) \cdot (\overline{A} + B + \overline{C}) \end{aligned}$$

1.6 逻辑函数的公式化简法

1.6.1 逻辑函数的最简形式

在进行逻辑运算时常常会看到,同一个逻辑函数可以写成不同的逻辑式,而这些逻辑式的繁简程度又相差甚远。逻辑式越是简单,它所表示的逻辑关系越明显,同时也有利于用最少的电子器件实现这个逻辑函数。因此,经常需要通过化简的手段找出逻辑函数的最简形式。

例如有两个逻辑函数

$$Y = ABC + \overline{B}C + ACD \quad (1.6.1)$$

$$Y = AC + \overline{B}C \quad (1.6.2)$$

将它们的真值表分别列出后即可见到,它们是同一个逻辑函数。显然,下式比上式简单得多。

式(1.6.1)和(1.6.2)都是由几个乘积项相加组成的,我们把这种形式的逻辑式称为与-或逻辑式,或叫做逻辑函数式的“积之和”形式。

在与-或逻辑函数式中,若其中包含的乘积项已经最少,而且每个乘积项里的因子也不能再减少时,则称此逻辑函数式为最简形式。

化简逻辑函数的目的就是要消去多余的乘积项和每个乘积项中多余的因子,以得到逻辑函数式的最简形式。

在用门电路实现式(1.6.2)的逻辑函数时,需要使用与门和或门两种类型的器件。如果只有与非门一种器件,这时就必须将式(1.6.2)变换成全部由与非运算组成的逻辑式,才能只使用与非门实现这个逻辑函数。为此,可用摩根定理将式(1.6.2)变换为

$$Y = \overline{\overline{AC + \overline{B}C}} = \overline{\overline{AC} \cdot \overline{\overline{B}C}} \quad (1.6.3)$$

式(1.6.3)的形式称为与非-与非逻辑式。事实上,前面对与-或逻辑式最简形式的定义对其他形式的逻辑式同样也适用,即函数式中相加的乘积项不能

再减少,而且每项中相乘的因子不能再减少时,则函数式为最简形式。

由于逻辑代数的基本公式和常用公式多以与-或形式给出,用于化简与-或逻辑函数比较方便,所以下面主要讨论与-或逻辑函数式的化简。有了最简与-或式以后,再通过公式变换就可以得到其他类型的函数式了。究竟应该将函数式变换成什么形式,要视所用门电路的功能类型而定。但必须注意,将最简与-或式直接变换为其他类型的逻辑式时,得到的结果不一定也是最简的。

【例 1.6.1】 将逻辑函数 $Y = \overline{AB} + \overline{C} + \overline{BC} + BD$ 化为与非-与非形式。

解: 首先将 Y 化成标准的与-或式

$$Y = AB\overline{C} + \overline{BC} + BD$$

再根据 $\overline{\overline{Y}} = Y$, 并利用反演定理即得到

$$Y = \overline{\overline{AB\overline{C} + \overline{BC} + BD}} = \overline{\overline{AB\overline{C}} \cdot \overline{\overline{BC}} \cdot \overline{BD}}$$

【例 1.6.2】 试将与-或函数式 $Y = AB + \overline{AC} + \overline{B}\overline{C}$ 化为与或非形式。

解: 首先将 Y 化为最小项之和的形式

$$\begin{aligned} Y &= AB + \overline{AC} + \overline{B}\overline{C} \\ &= ABC + AB\overline{C} + \overline{A}BC + \overline{A}\overline{B}C + A\overline{B}\overline{C} + \overline{A}\overline{B}\overline{C} \\ &= \sum m_i (i=0,1,3,4,6,7) \end{aligned}$$

又由式(1.5.4)知

$$\begin{aligned} Y &= \overline{\sum_{k \neq i} m_k} \\ &= \overline{m_2 + m_5} \\ &= \overline{\overline{ABC} + A\overline{B}\overline{C}} \end{aligned}$$

此即所求的函数与或非形式。

1.6.2 常用的化简方法

公式化简法的原理就是反复使用逻辑代数的基本公式和常用公式消去函数式中多余的乘积项和多余的因子,以求得函数式的最简形式。

公式化简法没有固定的步骤。现将经常使用的方法归纳如下。

一、并项法

利用表 1.3.3 中的公式 $AB + A\overline{B} = A$ 可以将两项合并为一项,并消去 B 和 \overline{B} 这一对因子。而且,根据代入定理可知, A 和 B 都可以是任何复杂的逻辑式。

【例 1.6.3】 试用并项法化简下列逻辑函数

$$\begin{aligned} Y_1 &= A\overline{BCD} + A\overline{BCD} \\ Y_2 &= A\overline{B} + ACD + \overline{A}\overline{B} + \overline{A}CD \end{aligned}$$

$$Y_3 = \overline{A}B\overline{C} + A\overline{C} + \overline{B}\overline{C}$$

$$Y_4 = B\overline{C}D + BC\overline{D} + B\overline{C}\overline{D} + BCD$$

解:

$$Y_1 = A(\overline{B}CD + \overline{B}CD) = A$$

$$Y_2 = A(\overline{B} + CD) + \overline{A}(\overline{B} + CD) = \overline{B} + CD$$

$$Y_3 = \overline{A}B\overline{C} + (A + \overline{B})\overline{C} = (\overline{A}B)\overline{C} + (\overline{A}B)\overline{C} = \overline{C}$$

$$\begin{aligned} Y_4 &= B(\overline{C}D + C\overline{D}) + B(\overline{C}\overline{D} + CD) \\ &= B(C \oplus D) + B(\overline{C} \oplus \overline{D}) = B \end{aligned}$$

二、吸收法

利用表 1.3.3 中的公式 $A + AB = A$ 可将 AB 项法去。 A 和 B 同样也可以是任何一个复杂的逻辑式。

【例 1.6.4】 试用吸收法化简下列逻辑函数

$$Y_1 = (\overline{A}B + C)ABD + AD$$

$$Y_2 = AB + AB\overline{C} + ABD + AB(\overline{C} + \overline{D})$$

$$Y_3 = A + \overline{A} \cdot \overline{B}C(\overline{A} + \overline{B}\overline{C} + D) + BC$$

解:

$$Y_1 = [(\overline{A}B + C)B]AD + AD = AD$$

$$Y_2 = AB + AB[\overline{C} + D + (\overline{C} + \overline{D})] = AB$$

$$Y_3 = (A + BC) + (A + BC)(\overline{A} + \overline{B}\overline{C} + D) = A + BC$$

三、消项法

利用表 1.3.3 中的公式 $AB + \overline{A}C + BC = AB + \overline{A}C$ 及 $AB + \overline{A}C + BCD = AB + \overline{A}C$ 将 BC 或 BCD 消去。其中 A 、 B 、 C 、 D 都可以是任何复杂的逻辑式。

【例 1.6.5】 用消项法化简下列逻辑函数

$$Y_1 = AC + A\overline{B} + \overline{B} + \overline{C}$$

$$Y_2 = A\overline{B}C\overline{D} + \overline{A}\overline{B}E + \overline{A}C\overline{D}E$$

$$Y_3 = \overline{A}\overline{B}C + ABC + \overline{A}B\overline{D} + A\overline{B}\overline{D} + \overline{A}BC\overline{D} + BCD\overline{E}$$

解:

$$Y_1 = AC + A\overline{B} + \overline{B}\overline{C} = AC + \overline{B}\overline{C}$$

$$\begin{aligned} Y_2 &= (A\overline{B})C\overline{D} + (\overline{A}\overline{B})E + (C\overline{D})(E)\overline{A} \\ &= A\overline{B}C\overline{D} + \overline{A}\overline{B}E \end{aligned}$$

$$\begin{aligned} Y_3 &= (\overline{A}\overline{B} + AB)C + (\overline{A}B + A\overline{B})\overline{D} + BCD(\overline{A} + \overline{E}) \\ &= (\overline{A} \oplus \overline{B})C + (A \oplus B)\overline{D} + C\overline{D}[B(\overline{A} + \overline{E})] \\ &= (\overline{A} \oplus \overline{B})C + (A \oplus B)\overline{D} \end{aligned}$$

四、消因子法

利用表 1.3.3 中的公式 $A + \overline{A}B = A + B$ 可将 $\overline{A}B$ 中的 \overline{A} 消去。 A 、 B 均可以是任何复杂的逻辑式。

【例 1.6.6】 试利用消因了法化简下列逻辑函数

$$Y_1 = \bar{B} + ABC$$

$$Y_2 = A\bar{B} + B + \bar{A}B$$

$$Y_3 = AC + \bar{A}D + \bar{C}D$$

解:

$$Y_1 = \bar{B} + ABC = \bar{B} + AC$$

$$Y_2 = A\bar{B} + B + \bar{A}B = A + B + \bar{A}B = A + B$$

$$Y_3 = AC + \bar{A}D + \bar{C}D = AC + (\bar{A} + \bar{C})D = AC + \bar{A}CD + AC + D$$

五、配项法

1. 根据基本公式中的 $A + A = A$ 可以在逻辑函数式中重复写入某一项,有时能获得更加简单的化简结果。

【例 1.6.7】 试化简逻辑函数 $Y = \bar{A}\bar{B}\bar{C} + \bar{A}BC + ABC$ 。

解: 若在式中重复写入 $\bar{A}BC$, 则可得到

$$\begin{aligned} Y &= (\bar{A}\bar{B}\bar{C} + \bar{A}BC) + (\bar{A}BC + ABC) \\ &= AB(C + \bar{C}) + BC(A + \bar{A}) \\ &= \bar{A}B + BC \end{aligned}$$

2. 根据基本公式中的 $A + \bar{A} = 1$ 可以在函数式中的某一项上乘以 $(A + \bar{A})$, 然后拆成两项分别与其他项合并, 有时能得到更加简单的化简结果。

【例 1.6.8】 试化简逻辑函数 $Y = A\bar{B} + \bar{A}B + B\bar{C} + \bar{B}C$ 。

解: 利用配项法可将 Y 写成

$$\begin{aligned} Y &= A\bar{B} + \bar{A}B(C + \bar{C}) + B\bar{C} + (A + \bar{A})\bar{B}C \\ &= A\bar{B} + \bar{A}BC + \bar{A}B\bar{C} + B\bar{C} + A\bar{B}C + \bar{A}\bar{B}C \\ &= (A\bar{B} + \bar{A}B\bar{C}) + (B\bar{C} + \bar{A}B\bar{C}) + (\bar{A}BC + \bar{A}\bar{B}C) \\ &= A\bar{B} + B\bar{C} + \bar{A}C \end{aligned}$$

在化简复杂的逻辑函数时, 往往需要灵活、交替地综合运用上述方法, 才能得到最后的化简结果。

【例 1.6.9】 化简逻辑函数

$$Y = AC + \bar{B}C + B\bar{D} + C\bar{D} + A(B + \bar{C}) + \bar{A}BC\bar{D} + A\bar{B}DE$$

解: $Y = AC + \bar{B}C + B\bar{D} + C\bar{D} + A(B + \bar{C}) + \bar{A}BC\bar{D} + A\bar{B}DE$

↓ (根据 $A + AB = A$, 消去 $\bar{A}BC\bar{D}$)

$$= AC + \bar{B}C + B\bar{D} + C\bar{D} + A(\bar{B}C) + A\bar{B}DE$$

↓ (根据 $A + \bar{A}B = A + B$, 消去 $A(\bar{B}C)$ 中的 $(\bar{B}C)$ 因子)

$$= AC + \bar{B}C + B\bar{D} + C\bar{D} + A + A\bar{B}DE$$

$$\begin{aligned}
 & \downarrow \left(\text{根据 } A + AB = A, \text{ 消去 } AC \text{ 和 } A\bar{B}DE \right) \\
 & = A + \overline{BC} + \overline{B}\bar{D} + \overline{CD} \\
 & \downarrow \left(\text{根据 } AB + \overline{AC} + BC = AB + \overline{AC}, \text{ 消去 } \overline{CD} \right) \\
 & = A + \overline{BC} + B\bar{D}
 \end{aligned}$$

1.7 逻辑函数的卡诺图化简法

1.7.1 逻辑函数的卡诺图表示法

一、表示最小项的卡诺图

将 n 变量的全部最小项各用一个小方块表示,并使具有逻辑相邻性的最小项在几何位置上也相邻地排列起来,所得到的图形叫做 n 变量最小项的卡诺图。因为这种表示方法是由美国工程师卡诺(Karnaugh)首先提出的,所以把这种图形叫做卡诺图。

图 1.7.1 中画出了二到五变量最小项的卡诺图。

图形两侧标注的 0 和 1 表示使对应小方格内的最小项为 1 的变量取值。同时,这些 0 和 1 组成的二进制数所对应的十进制数大小也就是对应的最小项的编号。

为了保证图中几何位置相邻的最小项在逻辑上也具有相邻性,这些数码不能按自然二进制数从小到大地顺序排列,而必须按图中的方式排列,以确保相邻的两个最小项仅有一个变量是不同的。

从图 1.7.1 的卡诺图上还可以看到,处在任何一行或一列两端的最小项也仅有一个变量不同,所以它们也具有逻辑相邻性。因此,从几何位置上应当把卡诺图看成是上下、左右闭合的图形。

在变量数大于、等于五以后,仅仅用几何图形在两维空间的相邻性来表示逻辑相邻性已经不够了。例如在图 1.7.1(d)的五变量最小项的卡诺图中,除了几何位置相邻的最小项具有逻辑相邻性以外,以图中双竖线为轴左右对称位置上的两个最小项也具有逻辑相邻性。

二、用卡诺图表示逻辑函数

既然任何一个逻辑函数都能表示为若干最小项之和的形式,那么自然也就设法用卡诺图来表示任意一个逻辑函数。具体的方法是首先把逻辑函数化




图 1.7.1 二到五变量最小项的卡诺图

(a) 两变量(A、B)最小项的卡诺图 (b) 三变量(A、B、C)最小项的卡诺图
(c) 四变量(A、B、C、D)最小项的卡诺图 (d) 五变量(A、B、C、D、E)最小项的卡诺图

为最小项之和的形式,然后在卡诺图上与这些最小项对应的位置上填入 1,在其余的位置上填入 0,就得到了表示该逻辑函数的卡诺图。也就是说,任何一个逻辑函数都等于它的卡诺图中填入 1 的那些最小项之和。

【例 1.7.1】 用卡诺图表示逻辑函数

$$Y = \overline{A} \overline{B} \overline{C} D + \overline{A} B \overline{D} + A C D + A \overline{B}$$

解: 首先将 Y 化为最小项之和的形式

$$\begin{aligned} Y &= \overline{A} \overline{B} \overline{C} D + \overline{A} B (C + \overline{C}) \overline{D} + A (B + \overline{B}) C D + A \overline{B} (C + \overline{C}) (D + \overline{D}) \\ &= \overline{A} \overline{B} \overline{C} D + \overline{A} B C \overline{D} + \overline{A} B \overline{C} \overline{D} + A B C D + A \overline{B} C D + A \overline{B} C \overline{D} + A \overline{B} \overline{C} D + \\ &\quad A \overline{B} \overline{C} \overline{D} \\ &= m_1 + m_4 + m_6 + m_8 + m_9 + m_{10} + m_{11} + m_{15} \end{aligned}$$

画出四变量最小项的卡诺图,在对应于函数式中各最小项的位置上填入 1,其余位置上填入 0,就得到如图 1.7.2 所示的 Y 的卡诺图。

【例 1.7.2】 已知逻辑函数的卡诺图如图 1.7.3 所示,试写出该函数的逻辑

辑式。

解：因为函数 Y 等于卡诺图中填入 1 的那些最小项之和，所以有

$$Y = AB\bar{C} + \bar{A}BC + ABC + \bar{A}\bar{B}\bar{C}$$

AB \ CD	00	01	11	10
00	0	1	0	0
01	1	0	0	1
11	0	0	1	0
10	1	1	1	1

图 1.7.2 例 1.7.1 的卡诺图

A \ BC	00	01	11	10
0	0	1	0	1
1	1	0	1	0

图 1.7.3 例 1.7.2 的卡诺图

1.7.2 用卡诺图化简逻辑函数

利用卡诺图化简逻辑函数的方法称为卡诺图化简法或图形化简法。化简时依据的基本原理就是具有相邻性的最小项可以合并，并消去不同的因子。由于在卡诺图上几何位置相邻与逻辑上的相邻性是一致的，因而从卡诺图上能直观地找出那些具有相邻性的最小项并将其合并化简。

一、合并最小项的规则

1. 若两个最小项相邻，则可合并为一项并消去一对因子。合并后的结果中只剩下公共因子。

在图 1.7.4(a) 和 (b) 中画出了两个最小项相邻的几种可能情况。例如图 (a) 中 $\bar{A}BC(m_3)$ 和 $ABC(m_7)$ 相邻，故可合并为

$$\bar{A}BC + ABC = (\bar{A} + A)BC = BC$$

合并后将 A 和 \bar{A} 一对因子消掉了，只剩下公共因子 B 和 C 。

2. 若四个最小项相邻并排列成一个矩形组，则可合并为一项并消去两对因子。合并后的结果中只包含公共因子。

例如在图 1.7.4(d) 中， $\bar{A}\bar{B}\bar{C}D(m_5)$ 、 $\bar{A}BCD(m_7)$ 、 $AB\bar{C}D(m_{13})$ 和 $ABCD(m_{15})$ 相邻，故可合并。合并后得到

$$\begin{aligned} & \bar{A}\bar{B}\bar{C}D + \bar{A}BCD + AB\bar{C}D + ABCD \\ &= \bar{A}BD(C + \bar{C}) + ABD(C + \bar{C}) \end{aligned}$$

$$= BD(A + \overline{A}) = BD$$




图 1.7.4 最小项相邻的几种情况

(a)、(b) 两个最小项相邻 (c)、(d) 四个最小项相邻 (e) 八个最小项相邻

可见,合并后消去了 A 、 \overline{A} 和 C 、 \overline{C} 两对因子,只剩下四个最小项的公共因子 B 和 D 。

3. 若八个最小项相邻并且排列成一个矩形组,则可合并为一项并消去三对因子。合并后的结果中只包含公共因子。

例如在图 1.7.4(e)中,上边两行的八个最小项是相邻的,可将它们合并为一项 \overline{A} 。其他的因子都被消去了。

至此,可以归纳出合并最小项的一般规则,这就是:如果有 2^n 个最小项相邻 ($n=1,2,\dots$)并排列成一个矩形组,则它们可以合并为一项,并消去 n 对因子。合并后的结果中仅包含这些最小项的公共因子。

二、卡诺图化简法的步骤

用卡诺图化简逻辑函数时可按如下步骤进行:

1. 将函数化为最小项之和的形式。
2. 画出表示该逻辑函数的卡诺图。
3. 找出可以合并的最小项。
4. 选取化简后的乘积项。选取的原则是

- ① 这些乘积项应包含函数式中所有的最小项(应复盖卡诺图中所有的 1)。
 ② 所用的乘积项数目最少。也就是可合并的最小项组成的矩形组数目最少。
 ③ 每个乘积项包含的因子最少。也就是每个可合并的最小项矩形组中应包含尽量多的最小项。

【例 1.7.3】用卡诺图化简法将下式化简为最简与-或函数式

$$Y = A\bar{C} + \bar{A}C + B\bar{C} + \bar{B}C$$

解: 首先画出表示函数 Y 的卡诺图,如图 1.7.5 所示。




图 1.7.5 例 1.7.3 的卡诺图

事实上,在填写 Y 的卡诺图时,并不一定要将 Y 化为最小项之和的形式。例如,式中的 $A\bar{C}$ 一项包含了所有含有 $A\bar{C}$ 因子的最小项,而不管另一个因子是 B 还是 \bar{B} 。从另外一个角度讲,也可以理解为 $A\bar{C}$ 是 ABC 和 $A\bar{B}C$ 两个最小项相加合并的结果。因此,在填写 Y 的卡诺图时可以直接在卡诺图上所有对应 $A=1, C=0$ 的空格里填入 1。按照这种方法,就可以省去将 Y 化为最小项之和这一步骤了。

其次,需要找出可以合并的最小项。将可能合并的最小项用线圈出。由图 1.7.5(a)和(b)可见,有两种可取的合并最小项的方案。如果按图 1.7.5(a)的方案合并最小项,则得到

$$Y = A\bar{B} + \bar{A}C + B\bar{C}$$

而按图 1.7.5(b)的方案合并最小项得到

$$Y = A\bar{C} + \bar{B}C + \bar{A}B$$

两个化简结果都符合最简与-或式的标准。

此例说明,有时一个逻辑函数的化简结果不是唯一的。

【例 1.7.4】用卡诺图化简法将下式化为最简与-或逻辑式

$$Y = ABC + ABD + A\bar{C}D + \bar{C}\bar{D} + \bar{A}\bar{B}C + \bar{A}C\bar{D}$$

解: 首先画出 Y 的卡诺图,如图 1.7.6 所示。然后把可能合并的最小项圈出,并按照前面所述的原则选择化简与-或式中的乘积项。由图可见,应将图中下边两行的 8 个最小项合并,同时将左、右两列最小项合并,于是得到

$$Y = A + \bar{D}$$

从图 1.7.6 中可以看到, A 和 \bar{D} 中重复包含了 m_8 、 m_{10} 、 m_{12} 和 m_{14} 这 4 个最小项。但据 $A + A = A$ 可知, 在合并最小项的过程中允许重复使用函数式中的最小项, 以利于得到更简单的化简结果。

另外, 还要补充说明一个问题。在以上的两个例子中, 我们都是通过合并卡诺图中的 1 来求得化简结果的。但有时也可以通过合并卡诺图中的 0 先求出 \bar{Y} 的化简结果, 然后再将 \bar{Y} 求反而得到 Y 。

这种方法所依据的原理我们已在介绍式(1.5.3)时说明。因为全部最小项之和为 1, 所以若将全部最小项之和分成两部分, 一部分(卡诺图中填入 1 的那些最小项)之和记作 Y , 则根据 $Y + \bar{Y} = 1$ 可知, 其余一部分(卡诺图中填入 0 的那些最小项)之和必为 \bar{Y} 。

在多变量逻辑函数的卡诺图中, 当 0 的数目远小于 1 的数目时, 采用合并 0 的方法有时会比合并 1 来得简单。例如, 在图 1.7.6 的卡诺图中, 如果将 0 合并, 则可立即写出

$$\bar{Y} = \bar{A}D, \quad Y = \overline{\bar{Y}} = \overline{\bar{A}D} = A + \bar{D}$$

与合并 1 得到的化简结果一致。

此外, 在需要将函数化为最简的与或非式时, 采用合并 0 的方式最为适宜, 因为得到的结果正是与或非形式。如果要求得到 \bar{Y} 的化简结果, 则采用合并 0 的方式就更简便了。

		00	01	11	10
AB	00	1	0	0	1
	01	1	0	0	1
	11	1	1	1	1
	10	1	1	1	1

图 1.7.6 例 1.7.4 的卡诺图

1.8 具有无关项的逻辑函数及其化简

1.8.1 约束项、任意项和逻辑函数式中的无关项

在分析某些具体的逻辑函数时, 经常会遇到这样一种情况, 即输入变量的取值不是任意的。对输入变量取值所加的限制称为约束。同时, 把这一组变量称为具有约束的一组变量。

例如, 有三个逻辑变量 A 、 B 、 C , 它们分别表示一台电动机的正转、反转和停止的命令, $A=1$ 表示正转, $B=1$ 表示反转, $C=1$ 表示停止。因为电动机任何时候只能执行其中的一个命令, 所以不允许两个以上的变量同时为 1。ABC 的取值只可能是 001、010、100 当中的某一种, 而不能是 000、011、101、110、111 中

的任何一种。因此, A 、 B 、 C 是一组具有约束的变量。

通常用约束条件来描述约束的具体内容。显然, 用上面的这样一段文字叙述约束条件是很不方便的, 最好能用简单、明了的逻辑语言表述约束条件。

由于每一组输入变量的取值都使一个、而且仅有一个最小项的值为 1, 所以当限制某些输入变量的取值不能出现时, 可以用它们对应的最小项恒等于 0 来表示。这样, 上面例子中的约束条件可以表示为

$$\begin{cases} \overline{A}\overline{B}\overline{C} = 0 \\ \overline{A}BC = 0 \\ A\overline{B}C = 0 \\ AB\overline{C} = 0 \\ ABC = 0 \end{cases}$$

或写成

$$\overline{A}\overline{B}\overline{C} + \overline{A}BC + A\overline{B}C + AB\overline{C} + ABC = 0$$

同时, 把这些恒等于 0 的最小项叫做约束项。

有时还会遇到另外一种情况, 就是在输入变量的某些取值下函数值是 1 还是 0 皆可, 并不影响电路的功能。在这些变量取值下, 其值等于 1 的那些最小项称为任意项。

在存在约束项的情况下, 由于约束项的值始终等于 0, 所以既可以把约束项写进逻辑函数式中, 也可以把约束项从函数式中删掉, 而不影响函数值。同样, 既可以把任意项写入函数式中, 也可以不写进去, 因为输入变量的取值使这些任意项为 1 时, 函数值是 1 还是 0 无所谓。

因此, 又把约束项和任意项统称为逻辑函数式中的无关项。这里所说的无关是指是否把这些最小项写入逻辑函数式无关紧要, 可以写入也可以删除。

上一节中曾经讲到, 在用卡诺图表示逻辑函数时, 首先将函数化为最小项之和的形式, 然后在卡诺图中这些最小项对应的位置上填入 1, 其他位置上填入 0。既然可以认为无关项包含于函数式中, 也可以认为不包含在函数式中, 那么在卡诺图中对应的位置上就可以填入 1, 也可以填入 0。为此, 在卡诺图中用 \times (或 \emptyset) 表示无关项。在化简逻辑函数时既可以认为它是 1, 也可以认为它是 0。

1.8.2 无关项在化简逻辑函数中的应用

化简具有无关项的逻辑函数时, 如果能合理利用这些无关项, 一般都可得到更加简单的化简结果。

为达到此目的, 加入的无关项应与函数式中尽可能多的最小项(包括原有的最小项和已写入的无关项)具有逻辑相邻性。

合并最小项时, 究竟把卡诺图上的 \times 作为 1 (即认为函数式中包含了这个最

小项)还是作为 0(即认为函数式中不包含这个最小项)对待,应以得到的相邻最小项矩形组合最大、而且矩形组合数目最少为原则。

【例 1.8.1】 化简具有约束的逻辑函数

$$Y = \overline{A}\overline{B}\overline{C}D + \overline{A}BCD + A\overline{B}\overline{C}\overline{D}$$

给定约束条件为

$$\overline{A}\overline{B}CD + \overline{A}B\overline{C}D + A\overline{B}\overline{C}D + A\overline{B}CD + ABCD + ABC\overline{D} + A\overline{B}C\overline{D} = 0$$

解: 如果不利用约束项,则 Y 已无可化简。但适当地加进一些约束项以后,可以得到

$$\begin{aligned} Y &= (\overline{A}\overline{B}\overline{C}D + \overline{A}\overline{B}CD) + (\overline{A}BCD + \overline{A}B\overline{C}D) \\ &\quad \text{约束项} \qquad \qquad \qquad \text{约束项} \\ &\quad + (\overline{A}\overline{B}\overline{C}\overline{D}) + \overline{A}B\overline{C}\overline{D} + (\overline{A}BC\overline{D} + \overline{A}B\overline{C}\overline{D}) \\ &\quad \qquad \qquad \text{约束项} \qquad \text{约束项} \qquad \qquad \text{约束项} \\ &= (\overline{A}\overline{B}D + \overline{A}BD) + (\overline{A}\overline{C}\overline{D} + \overline{A}C\overline{D}) \\ &= \overline{A}D + A\overline{D} \end{aligned}$$

可见,利用了约束项以后,使逻辑函数得以进一步化简。但是,在确定该写入哪些约束项时尚不够直观。

如果改用卡诺图化简法,则只要将表示 Y 的卡诺图画出来,就能从图上直观地判断对这些约束项应如何取舍。

图 1.8.1 是【例 1.8.1】的逻辑函数的卡诺图。从图上不难看出,为了得到最大的相邻最小项的矩形组合,应取约束项 m_3 、 m_5 为 1,与 m_1 、 m_7 组成一个矩形组。同时取约束项 m_{10} 、 m_{12} 、 m_{14} 为 1,与 m_8 组成一个矩形组。将两组相邻的最小项合并后得到的化简结果与上面推演的结果相同。卡诺图中没有被圈进去的约束项(m_9 和 m_{15})是当作 0 对待的。

【例 1.8.2】 试化简逻辑函数

$$Y = \overline{A}C\overline{D} + \overline{A}B\overline{C}\overline{D} + A\overline{B}\overline{C}\overline{D}$$

已知约束条件为

$$A\overline{B}C\overline{D} + A\overline{B}CD + A\overline{B}\overline{C}D + A\overline{B}\overline{C}\overline{D} + ABCD = 0$$

解: 画出函数 Y 的卡诺图,如图 1.8.2 所示。

由图可见,若认为其中的约束项 m_{10} 、 m_{12} 、 m_{14} 为 1,而约束项 m_{11} 、 m_{13} 、 m_{15} 为 0,则可将 m_4 、 m_6 、 m_{12} 和 m_{14} 合并为 $B\overline{D}$,将 m_8 、 m_{10} 、 m_{12} 和 m_{14} 合并为 $A\overline{D}$,将 m_2 、 m_6 、 m_{10} 和 m_{14} 合并为 $C\overline{D}$,于是得到

$$Y = B\overline{D} + A\overline{D} + C\overline{D}$$




图 1.8.1 例 1.8.1 的卡诺图




图 1.8.2 例 1.8.2 的卡诺图

本章小结

这一章所讲的内容主要是逻辑代数的公式和定理、逻辑函数的表示方法、逻辑函数的化简方法这三部分。

为了进行逻辑运算,必须熟练掌握表 1.3.1 中的基本公式。至于表 1.3.3 中的常用公式,完全可以由基本公式导出。尽管如此,掌握尽可能多的常用公式仍然是十分有益的,因为直接引用这些公式能大大提高运算速度。

在逻辑函数的表示方法中一共介绍了 4 种方法,即真值表、逻辑函数式、逻辑图和卡诺图。这 4 种方法之间可以任意地互相转换。根据具体的使用情况,可以选择最适当的一种方法表示所研究的逻辑函数。

逻辑函数的化简方法是本章的重点。本章先后介绍了两种化简方法——公式化简法和卡诺图化简法。公式化简法的优点是它的使用不受任何条件的限制。但由于这种方法没有固定的步骤可循,所以在化简一些复杂的逻辑函数时不仅需要熟练地运用各种公式和定理,而且需要有一定的运算技巧和经验。

卡诺图化简方法的优点是简单、直观,而且有一定的化简步骤可循。初学者容易掌握这种方法,而且化简过程中也易于避免差错。然而在逻辑变量超过 5 个以上时,将失去简单、直观的优点,因而也就没有太大的实用意义了。

除了上述两种化简方法以外,还有适用于多变量逻辑函数化简的奎恩-麦克拉斯基法和增项消项法。这两种方法也叫列表法。它们的基本原理仍然是通过合并相邻最小项的方法化简逻辑函数。而且,列表法有一定的化简步骤,特别适合于机器运算。这种方法已被用于编制数字电路的计算机辅助分析程序。

最后还要说明一点,在设计实际的数字系统时,为了减少所用器件的数目,

往往不限于使用单一逻辑功能的门电路。这时希望得到的最简逻辑式可能既不是单一的与或式,也不是单一的与非式,而是一种混合的形式。因此,究竟将函数式化成什么形式最为有利,还要根据选用哪些种类的电子器件而定。

自我检测题

(一) 将下列二进制数和十六进制数化成等值的十进制数

- (1) $(10110)_2$; (2) $(10111010)_2$;
 (3) $(0.1011)_2$;
 (4) $(0101.0110)_2$; (5) $(3B)_{16}$; (6) $(FF)_{16}$;
 (7) $(0.35)_{16}$; (8) $(7A.C1)_{16}$


(二) 已知逻辑函数 Y 的真值表如表 T1.2, 试写出 Y 的逻辑函数式。

(三) 列出逻辑函数 $Y = \overline{A}B + BC + AC\overline{D}$ 的真值表。


(四) 写出图 T1.4 中逻辑电路的逻辑函数式。

表 T1.2

A	B	C	Y
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1



(a)



(b)

图 T1.4

(五) 利用逻辑代数的基本公式和常用公式化简下列各式。

- (1) $AC\overline{D} + \overline{D}$
 (2) $A\overline{B}(A + B)$
 (3) $A\overline{B} + AC + BC$
 (4) $AB(A + \overline{B}C)$
 (5) $\overline{E}\overline{F} + \overline{E}F + E\overline{F} + EF$
 (6) $ABD + A\overline{B}C\overline{D} + A\overline{C}DE + A$
 (7) $\overline{A}BC + (A + \overline{B})C$
 (8) $AC + B\overline{C} + \overline{A}B$

(六) 指出下列各式中哪些是四变量 A, B, C, D 的最小项和最大项。在最小项后的()里填 m , 在最大项后的()里填 M , 其他填 \times 。

- (1) $A + \bar{B} + D$ (); (2) $\bar{A} \bar{B} C D$ ();
 (3) $A B C$ (); (4) $A B (C + D)$ ();
 (5) $\bar{A} + B + C + \bar{D}$ (); (6) $A + B + C D$ ()。
 (七) 写出图 T1.7 中各卡诺图所表示的函数的逻辑式函数。




图 T1.7

(八) 用卡诺图化简法化简以下逻辑函数

- (1) $Y_1 = C + A B C$
 (2) $Y_2 = A \bar{B} C + B C + \bar{A} B \bar{C} D$

(九) 化简逻辑函数

$$Y = A \bar{B} \bar{C} + A B C + \bar{A} \bar{B} C + \bar{A} B \bar{C}$$

给定约束条件为 $\bar{A} \bar{B} \bar{C} + \bar{A} B C = 0$ 。

思考题和习题

[题 1.1] 将下列二进制数转换为等值的十六进制数和等值的十进制数。

- (1) $(10010111)_2$; (2) $(1101101)_2$;
 (3) $(0.01011111)_2$; (4) $(11.001)_2$ 。

[题 1.2] 将下列十六进制数化为等值的二进制数和等值的十进制数。

- (1) $(8C)_{16}$; (2) $(3D.BE)_{16}$
 (3) $(8F.FF)_{16}$; (4) $(10.00)_{16}$ 。

[题 1.3] 将下列十进制数转换成等效的二进制数和等效的十六进制数。要求二进制数保留小数点以后 4 位有效数字。

- (1) $(17)_{10}$; (2) $(127)_{10}$; (3) $(0.39)_{10}$;
 (4) $(25.7)_{10}$ 。

[题 1.4] 写出下列二进制数的原码和补码。

- (1) $(+1011)_2$; (2) $(+00110)_2$; (3) $(-1101)_2$; (4) $(-00101)_2$ 。

[题 1.5] 试总结并说出

- (1) 从真值表写逻辑函数式的方法;
 (2) 从函数式列真值表的方法;
 (3) 从逻辑图写逻辑函数式的方法;

(4) 从逻辑函数式画逻辑图的方法。

[题 1.6] 已知逻辑函数的真值表如表 P1.6(a)、(b), 试写出对应的逻辑函数式。

表 P1.6 (a)

A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0

表 P1.6 (b)

M	N	P	Q	Z
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

[题 1.7] 试用列真值表的方法证明下列异或运算公式。

- (1) $A \oplus 0 = A$
- (2) $A \oplus 1 = \bar{A}$
- (3) $A \oplus A = 0$
- (4) $A \oplus \bar{A} = 1$
- (5) $(A \oplus B) \oplus C = A \oplus (B \oplus C)$
- (6) $A(B \oplus C) = AB \oplus AC$
- (7) $A \oplus \bar{B} = \bar{A} \oplus \bar{B} = A \oplus B \oplus 1$

[题 1.8] 用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式

- (1) $Y = A\bar{B} + B + \bar{A}B$
- (2) $Y = A\bar{B}C + \bar{A} + B + \bar{C}$
- (3) $Y = \overline{ABC} + \overline{AB}$
- (4) $Y = A\bar{B}CD + ABD + A\bar{C}D$
- (5) $Y = A\bar{B}(\bar{A}CD + \bar{A}D + \bar{B}\bar{C})(\bar{A} + B)$
- (6) $Y = AC(\bar{C}D + \bar{A}B) + BC(\overline{B + AD + CE})$
- (7) $Y = A\bar{C} + \overline{ABC} + AC\bar{D} + CD$
- (8) $Y = A + (\bar{B} + \bar{C})(A + \bar{B} + C)(A + B + C)$
- (9) $Y = B\bar{C} + AB\bar{C}E + \bar{B}(\overline{AD + AD}) + B(\bar{A}D + \bar{A}D)$

$$(10) Y = AC + A\bar{C}D + A\bar{B}\bar{E}F + B(D \oplus E) + B\bar{C}D\bar{E} + B\bar{C}\bar{D}E + AB\bar{E}F$$

[题 1.9] 写出图 P1.9 中各逻辑图的逻辑函数式, 并化简为最简与或式。




图 P1.9

[题 1.10] 求下列函数的反函数并化为最简与或形式。

$$(1) Y = AB + C$$

$$(2) Y = (A + BC) \bar{C}D$$

$$(3) Y = \overline{(A + B)(\bar{A} - C)AC + BC}$$

$$(4) Y = \overline{\overline{A}BC + \bar{C}D(AC + BD)}$$

$$(5) Y = A\bar{D} + \bar{A}\bar{C} + \bar{B}\bar{C}D + C$$

$$(6) Y = \bar{E}\bar{F}\bar{G} + \bar{E}\bar{F}G + \bar{E}F\bar{G} + \bar{E}FG + E\bar{F}\bar{G} + E\bar{F}G + EFG + EFG$$

[题 1.11] 将下列各函数式化为最小项之和的形式。

$$(1) Y = \bar{A}BC + AC + BC$$

$$(2) Y = A\bar{B}\bar{C}D + BCD + \bar{A}D$$

$$(3) Y = A + B + CD$$

$$(4) Y = AB + \overline{BC(C + D)}$$

$$(5) Y = L\bar{M} + M\bar{N} + N\bar{L}$$

[题 1.12] 将下列各式化为最大项之积的形式。

- (1) $Y = (A + B)(\overline{A} + \overline{B} + \overline{C})$
- (2) $Y = A\overline{B} + C$
- (3) $Y = \overline{A}B\overline{C} + \overline{B}C + A\overline{B}C$
- (4) $Y = BC\overline{D} + C + \overline{A}D$
- (5) $Y(A, B, C) = \sum(m_1, m_2, m_3, m_6, m_7)$

[题 1.13] 用卡诺图化简法将下列函数化为最简与或形式。

- (1) $Y = ABC + ABD + \overline{C}\overline{D} + A\overline{B}C + \overline{A}C\overline{D} + A\overline{C}D$
- (2) $Y = A\overline{B} + \overline{A}C + BC + \overline{C}D$
- (3) $Y = \overline{A}\overline{B} + B\overline{C} + \overline{A} + \overline{B} + ABC$
- (4) $Y = \overline{A}\overline{B} + AC + \overline{B}C$
- (5) $Y = A\overline{B}\overline{C} + \overline{A}\overline{B} + \overline{A}D + C + BD$
- (6) $Y(A, B, C) = \sum(m_0, m_1, m_2, m_5, m_6, m_7)$
- (7) $Y(A, B, C) = \sum(m_1, m_3, m_5, m_7)$
- (8) $Y(A, B, C, D) = \sum(m_0, m_1, m_2, m_3, m_4, m_6, m_8, m_9, m_{10}, m_{11}, m_{14})$
- (9) $Y(A, B, C, D) = \sum(m_0, m_1, m_2, m_5, m_8, m_9, m_{10}, m_{12}, m_{14})$
- (10) $Y(A, B, C) = \sum(m_1, m_4, m_7)$

[题 1.14] 化简下列逻辑函数(方法不限)

- (1) $Y = A\overline{B} + \overline{A}C + \overline{C}\overline{D} + D$
- (2) $Y = \overline{A}(C\overline{D} + \overline{C}D) + B\overline{C}D + A\overline{C}D + \overline{A}C\overline{D}$
- (3) $Y = (\overline{A} + \overline{B})\overline{D} + (\overline{A}\overline{B} + BD)C + A\overline{C}BD + \overline{D}$
- (4) $Y = A\overline{B}D + \overline{A}\overline{B}\overline{C}D + \overline{B}C\overline{D} + (\overline{A}\overline{B} + C)(B + D)$
- (5) $Y = \overline{A}\overline{B}\overline{C}D + A\overline{C}DE + \overline{B}D\overline{E} + A\overline{C}\overline{D}E$

[题 1.15] 证明下列逻辑恒等式(方法不限)

- (1) $A\overline{B} + B + \overline{A}B = A + B$
- (2) $(A + \overline{C})(B + D)(B + \overline{D}) = AB + B\overline{C}$
- (3) $\overline{(A + B + \overline{C})\overline{C}D} + (B + \overline{C})(A\overline{B}D + \overline{B}\overline{C}) = 1$
- (4) $\overline{A\overline{B}\overline{C}\overline{D}} + \overline{A\overline{B}\overline{C}D} + \overline{AB\overline{C}D} + \overline{ABCD} + \overline{A\overline{B}C\overline{D}} = \overline{A\overline{C}} + \overline{AC} + \overline{B\overline{D}} + \overline{BD}$
- (5) $\overline{A(C \oplus D)} + B\overline{C}D + AC\overline{D} + A\overline{B}\overline{C}D = C \oplus D$

[题 1.16] 试画出用与非门和反相器实现下列函数的逻辑图。

- (1) $Y = AB + BC + AC$
- (2) $Y = (\overline{A} + B)(A + \overline{B})C + \overline{B}C$
- (3) $Y = \overline{AB\overline{C}} + \overline{A\overline{B}C} + \overline{ABC}$
- (4) $Y = A\overline{B}C + \overline{(A\overline{B} + \overline{A}\overline{B} + BC)}$

[题 1.17] 试画出用或非门和反相器实现下列函数的逻辑图。

- (1) $Y = A\overline{B}C + B\overline{C}$
- (2) $Y = (A + C)(\overline{A} + B + \overline{C})(\overline{A} + \overline{B} + C)$
- (3) $Y = \overline{(AB\overline{C} + \overline{B}C)}\overline{D} + \overline{A}\overline{B}D$
- (4) $Y = \overline{\overline{C}\overline{D}\overline{B}C\overline{A}B\overline{C}D}$

[题 1.18] 什么叫约束项,什么叫任意项,什么叫逻辑函数式中的无关项?

[题 1.19] 对于互相排斥的一组变量 A, B, C, D, E (即任何情况下 A, B, C, D, E 不可能有两个或两个以上同时为 1), 试证明 $A\bar{B}\bar{C}\bar{D}\bar{E} = A, \bar{A}B\bar{C}\bar{D}\bar{E} = B, \bar{A}\bar{B}C\bar{D}\bar{E} = C, \bar{A}\bar{B}\bar{C}D\bar{E} = D, \bar{A}\bar{B}\bar{C}\bar{D}E = E$ 。

[题 1.20] 将下列函数化为最简与或函数式。

(1) $Y = \overline{A+C+D} + \overline{A}BC\bar{D} + A\bar{B}C\bar{D} + AB\bar{C}\bar{D} + AB\bar{C}D + ABC\bar{D} = 0$ 。

(2) $Y = C\bar{D}(A \oplus B) + \bar{A}B\bar{C} + \bar{A}\bar{C}D$, 给定约束条件为 $AB + CD = 0$ 。

(3) $Y = (A\bar{B} + B)C\bar{D} + \overline{(A+B)(\bar{B}+C)}$, 给定约束条件为 $ABC + ABD + ACD + BCD = 0$ 。




图 P1.21

(4) $Y(A, B, C, D) = \sum(m_3, m_5, m_6, m_7, m_{10})$, 给定约束条件为

$$m_0 + m_1 + m_2 + m_4 + m_8 = 0。$$

(5) $Y(A, B, C) = \sum(m_0, m_1, m_2, m_4)$, 给定约束条件为

$$m_3 + m_5 + m_6 + m_7 = 0。$$

(6) $Y(A, B, C, D) = \sum(m_2, m_3, m_7, m_8, m_{11}, m_{14})$, 给定约束条件为

$$m_0 + m_5 + m_{10} + m_{15} = 0。$$

[题 1.21] 试证明两个逻辑函数间的与、或、异或运算可以通过将它们卡诺图中对应的最小项作与、或、异或运算来实现, 如图 P1.21 所示。

[题 1.22] 利用卡诺图之间的运算(参见上题)将下列逻辑函数化为最简与或式。

$$(1) Y = (AB + \overline{AC} + \overline{BD})(A\overline{B}\overline{CD} + \overline{ACD} + BCD + \overline{BC})$$

$$(2) Y = (\overline{A}\overline{BC} + \overline{ABC} + AC)(A\overline{B}\overline{CD} + \overline{ABC} + CD)$$

$$(3) Y = (\overline{A}\overline{D} + \overline{CD} + C\overline{D}) \oplus (A\overline{C}\overline{D} + ABC + \overline{AD} + CD)$$

$$(4) Y = (\overline{A}\overline{C}\overline{D} + \overline{B}\overline{D} + BD) \oplus (\overline{AB}\overline{D} + \overline{BD} + BC\overline{D})$$

第二章 门电路

内 容 提 要

本章系统地讲述了数字电路的基本逻辑单元——门电路。

由于门电路中的二极管和三极管经常工作在开关状态,所以首先介绍了它们在开关状态下的工作特性。然后,重点讨论了目前广泛使用的 TTL 门电路和 CMOS 门电路。对于每一种门电路,除了讲解它们的工作原理和逻辑功能以外,还着重介绍了它们作为电子器件的电气特性,特别是输入特性和输出特性,以便为实际使用这些器件打下必要的基础。

2.1 概述

用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路。与上一章里所讲的基本逻辑运算和复合逻辑运算相对应,常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等几种。

在电子电路中,用高、低电平分别表示二值逻辑的 1 和 0 两种逻辑状态。获得高、低输出电平的基本原理可以用图 2.1.1 表示。当开关 S 断开时,输出电压 v_o 为高电平;而当 S 接通以后,输出便为低电平。开关 S 是用半导体二极管或三极管组成的。只要能通过输入信号 v_i 控制二极管或三极管工作在截止和导通两个状态,它们就可以起到图 2.1.1 中开关 S 的作用。




图 2.1.1 获得高、低电平的基本原理




图 2.1.2 正逻辑与负逻辑

如果以输出的高电平表示逻辑 1, 以低电平表示逻辑 0, 则称这种表示方法为正逻辑。反之, 若以输出的高电平表示 0, 而以低电平表示 1, 则称这种表示方法为负逻辑。今后除非特别说明, 本书中一律采用正逻辑。

因为在实际工作时只要能区分出来高、低电平就可以知道它所表示的逻辑状态了, 所以高、低电平都有一个允许的范围, 如图 2.1.2 所示。正因为如此, 在数字电路中无论是对元、器件参数精度的要求还是对供电电源稳定度的要求, 都比模拟电路要低一些。

2.2 半导体二极管和三极管的开关特性

2.2.1 半导体二极管的开关特性

由于半导体二极管具有单向导电性, 即外加正向电压时导通, 外加反向电压时截止, 所以它相当于一个受外加电压极性控制的开关。用它取代图 2.1.1 中的开关 S, 可以得到图 2.2.1 所示的二极管开关电路。

假定输入信号的高电平 $V_{IH} = V_{CC}$, 低电平 $V_{IL} = 0$, 并假定二极管 D 为理想开关元件, 即正向导通电阻为 0, 反向内阻为无穷大, 则当 $v_I = V_{IH}$ 时, D 截止, $v_O = V_{OH} = V_{CC}$; 而当 $v_I = V_{IL} = 0$ 时, D 导通, $v_O = V_{OL} = 0$ 。




图 2.2.1 二极管开关电路




图 2.2.2 二极管的伏安特性

因此, 可以用 v_I 的高、低电平控制二极管的开关状态, 并在输出端得到相应的高、低电平输出信号。

然而我们在分析各种实际的二极管电路时发现, 由于二极管的特性并不是理想的开关特性, 所以并不是任何时候都能满足上面对二极管特性所作的假定。根据半导体物理理论得知, 二极管的特性可以近似地用式(2.2.1)的 PN 结方程和图 2.2.2 的伏安特性曲线描述, 即

$$i = I_S(e^{v/V_T} - 1) \quad (2.2.1)$$

其中 i 为流过二极管的电流, v 为加到二极管两端的电压, $V_T = \frac{kT}{q}$ 。这里的 k 为玻尔兹曼常数, T 为热力学温度, q 为电子电荷。常温下(即结温为 27°C , $T = 300\text{K}$) $V_T \approx 26\text{mV}$ 。式中的 I_S 称为反向饱和电流, 它和二极管的材料、工艺和几何尺寸有关, 对每只二极管是一个定值。

由式(2.2.1)和图 2.2.2 的曲线不难看出, 实际的半导体二极管反向电阻不是无穷大, 正向电阻也不是 0。而且, 电压和电流之间是非线性关系。此外, 由于存在着 PN 结表面的漏电阻以及半导体的体电阻, 所以真正的二极管的伏安特性与式(2.2.1)所给出的曲线略有差异。即使是同一型号、同一工厂生产的二极管, 也不可能每只的特性都完全一致。

在分析二极管组成的电路时, 虽然可以选用精确的二极管模型电路并通过计算机辅助分析求出准确的结果, 然而在多数情况下, 需要通过近似的分析迅速判断二极管的开关状态。为此, 必须利用近似的简化特性, 以简化分析和计算过程。

图 2.2.3 给出了二极管的三种近似的伏安特性曲线和对应的等效电路。




图 2.2.3 二极管伏安特性的几种近似方法

当外电路的等效电源 V_{CC} 和等效电阻 R_L 都很小时, 二极管的正向导通压降和正向电阻都不能忽略, 这时可以用图 2.2.3(a) 中的折线作为二极管的近似

特性,并得到如图 2.2.3(a)中所示的等效电路。

当二极管的正向导通压降和外加电源电压相比不能忽略,而与外接电阻相比二极管的正向电阻可以忽略时,可采用图 2.2.3(b)中所示的近似特性和等效电路。当加到二极管两端的电压小于 V_{ON} 时,流过二极管的电流近似地看作为 0。当外加电压大于 V_{ON} 以后,二极管导通,而且电流增加时二极管两端的电压基本不变,仍等于 V_{ON} 。在下面将要讨论到的开关电路中,多数都符合这种工作条件(即外加电源电压较低而外接电阻较大),因此经常采用这种近似方法。

当二极管的正向导通压降和正向电阻与电源电压和外接电阻相比均可忽略时,可以把二极管看作理想开关,用图 2.2.3(c)中与坐标轴重合的折线近似代替二极管的伏安特性。

在动态情况下,亦即加到二极管两端的电压突然反向时,电流的变化过程如图 2.2.4 所示。

由于外加电压由反向突然变为正向时,要等到 PN 结内部建立起足够的电荷梯度后才开始有扩散电流形成,因而正向导通电流的建立要稍微滞后一点。当外加电压突然由正向变为反向时,因为 PN 结内尚有一定数量的存储电荷,所以有较大的瞬态反向电流流过,如图所示。随着




图 2.2.4 二极管的动态电流波形

存储电荷的消散,反向电流迅速衰减并趋近于稳态时的反向饱和电流。瞬态反向电流的大小和持续时间的长短取决于正向导通时电流的大小、反向电压和外电路电阻的阻值,而且与二极管本身的特性有关。

反向电流持续的时间用反向恢复时间 t_{re} 来定量描述。 t_{re} 是指反向电流从它的峰值衰减到峰值的十分之一所经过的时间。由于 t_{re} 的数值很小,在几纳秒以内,所以用普通的示波器不容易看到反向电流的瞬态波形。

2.2.2 半导体三极管的开关特性

一、双极型三极管的开关特性

1. 双极型三极管的结构

双极型三极管由管芯、三个引出电极和外壳组成。外壳的形状和所用材料各不相同。管芯由三层 P 型和 N 型半导体结合在一起而构成,有 NPN 型和 PNP 型两种,它们的示意图如图 2.2.5 所示。因为在工作时有电子和空穴两种载流子参与导电过程,故称这类三极管为双极型三极管。




图 2.2.5 双极型三极管的两种类型

(a) NPN 型 (b) PNP 型

2. 双极型三极管的输入特性和输出特性

若以基极 b 和发射极 e 之间的发射结作为输入回路,则可以测出表示输入电压 v_{BE} 和输入电流 i_B 之间关系的特性曲线,如图 2.2.6(a)所示。这个曲线称为输入特性曲线。




图 2.2.6 双极型三极管的特性曲线

(a) 输入特性曲线

(b) 输出特性曲线

由图可见,这个曲线近似于指数曲线。为了简化分析计算,经常采用图中虚线所示的折线来近似。图中的 V_{ON} 称为开启电压。硅三极管的 V_{ON} 为 $0.5 \sim 0.7V$, 锗三极管的 V_{ON} 为 $0.2 \sim 0.3V$ 。

若以集电极 c 和发射极 e 之间的回路作为输出回路,则可测出在不同 i_B 值下表示集电极电流 i_C 和集电极电压 v_{CE} 之间关系的曲线,如图 2.2.6(b) 所示。这一族曲线称为输出特性曲线。由图可知,集电极电流 i_C 不仅受 v_{CE} 的影响,还受输入的基极电流 i_B 的控制。

输出特性曲线明显地分成三个区域。特性曲线右边水平的部分称为放大区(或者叫线性区)。放大区的特点是 i_C 随 i_B 成正比地变化,而几乎不受 v_{CE} 变化的影响。 i_C 和 i_B 的变化量之比称电流放大系数 β , 即 $\beta = \Delta i_C / \Delta i_B$ 。普通三极管的 β 值多在几十到几百的范围内。

曲线靠近纵坐标轴的部分叫饱和区。饱和区的特点是 i_C 不再随 i_B 以 β 倍的比例增加而趋向于饱和。硅三极管开始进入饱和区的 v_{CE} 值约为 $0.6 \sim 0.7V$ 。在深度饱和状态下,集电极和发射间的饱和压降 $V_{CE(sat)}$ 在 $0.3V$ 以下。

图 2.2.6(b) 中 $i_B = 0$ 的一条输出特性以下的区域称为截止区。截止区的特点是 i_C 几乎等于零。这时仅有极微小的反向穿透电流 I_{CFO} 流过。硅三极管的 I_{CEO} 通常都在 $1\mu A$ 以下。

3. 双极型三极管的基本开关电路

用 NPN 型三极管取代图 2.1.1 中的开关 S , 就得到了图 2.2.7 的三极管开关电路。只要电路的参数配合得当,必能做到 v_I 为低电平时三极管工作在截止状态,输出为高电平;而 v_I 为高电平时三极管工作在饱和状态,输出为低电平。

当输入电压 $v_I = 0$ 时,三极管的 $v_{BE} = 0$ 。由图 2.2.6(a) 的输入特性可知,这时 $i_B = 0$, 三极管处于截止状态。如果采用图 2.2.6(b) 中折线化的近似输入特性,则近似地认为在 $v_I < V_{ON}$ 时三极管已处于截止状态, $i_B \approx 0$ 。由输出特性上可以看到。 $i_B = 0$ 时 $i_C \approx 0$, 电阻 R_C 上没有压降。因此,三极管开关电路的输出为高电平 V_{OH} , 且 $V_{OH} \approx V_{CC}$ 。

当 $v_I > V_{ON}$ 以后,有 i_B 产生,同时有相应的集电极电流 i_C 流过 R_C 和三极管的输出回路,三极管开始进入放大区。根据折线化的输入特性可近似地求出基极电流为

$$i_B = \frac{v_I - V_{ON}}{R_B} \quad (2.2.2)$$




图 2.2.7 双极型三极管的基本开关电路

若三极管的电流放大系数为 β , 则得到

$$\begin{aligned} v_O = v_{CE} &= V_{CC} - i_C R_C \\ &= V_{CC} - \beta i_B R_C \end{aligned} \quad (2.2.3)$$

式(2.2.2)和式(2.2.3)说明, 随着 v_I 的升高 i_B 增加, R_C 上的压降增加, 而 v_O 相应地减小。当 R_C 和 β 足够大而 R_B 不是特别大时, v_O 的变化 Δv_O 会远远大于 v_I 的变化 Δv_I 。 Δv_O 与 Δv_I 的比值称为电压放大倍数, 用 A_v 表示, 亦即 $A_v = -\frac{\Delta v_O}{\Delta v_I}$ 。负号表示 v_O 与 v_I 的变化方向相反。

在给出输出特性曲线的条件下, 也可以用非线性电路的图解法, 求出给定电路参数下 v_O 的具体数值。为便于说明图解法的原理, 现将图 2.2.7 电路改画




图 2.2.8 用图解法分析图 2.2.7 电路

(a) 电路图 (b) 作图方法

成图 2.2.8(a) 的形式。如果从 MN 两点把输出回路划分为左右两部分, 分别画出它们在 MN 处的伏安特性, 则电路必然工作在两个特性的交点处。左边部分的伏安特性就是三极管的输出特性。右边的伏安特性是一条直线, MN 两端的电压随 i_C 的增加而线性地下降。只要找出直线上的两点, 就可以画出这条直线。当 $v_{CE} = 0$ 时 $i_C = \frac{V_{CC}}{R_C}$, 给出直线上的一点; 而当 $v_{CE} = V_{CC}$ 时 $i_C = 0$, 给出直线上另一点, 连接这两点的直线即右边部分电路的伏安特性。这条直线称为负载线。当 I_B 值确定以后, 与 I_B 值对应的一条输出特性曲线和负载线的交点就是开关电路实际所处的工作点。这一点对应的 i_C 和 v_{CE} 值也就是所求的集电极电流和输出电压的数值。

v_I 继续升高时 R_C 上的压降也随之增大。当 R_C 上的压降接近电源电压 V_{CC} 时, 三极管上的压降将接近于零, 三极管处于深度饱和状态, 开关电路处于导通状态, 输出端为低电平, $v_O = V_{OL} \approx 0$ 。

若以 $V_{CE(sat)}$ 表示三极管深度饱和时的压降, 则根据式(2.2.3)可求出深度

饱和时三极管所需要的基极电流为

$$I_{BS} = \frac{V_{CC} - V_{CE(sat)}}{\beta R_C} \quad (2.2.4)$$

I_{BS} 称为饱和基极电流。为使三极管处于饱和工作状态, 开关电路输出低电平, 必须保证 $i_B \geq I_{BS}$ 。

从图 2.2.6(b) 的输出特性上不难看出, 三极管饱和区内的 β 值比线性区内的 β 值小得多, 而且不是常数。手册上往往只给出线性区的 β 值。如果用线性区的 β 值代入式 (2.2.4) 计算, 则得到的 I_{BS} 值比实际需要的 I_{BS} 值要小。

综上所述, 只要合理地选择电路参数, 保证当 v_i 为低电平 V_{iL} 时 $v_{BE} < V_{ON}$, 三极管工作在截止状态; 而 v_i 为高电平 V_{iH} 时 $i_B > I_{BS}$, 三极管工作在深度饱和状态, 则三极管的 c-e 间就相当于一个受 v_i 控制的开关。三极管截止时相当于开关断开, 在开关电路的输出端给出高电平; 三极管饱和导通时相当于开关接通, 在开关电路的输出端给出低电平。

4. 三极管的开关等效电路

考虑到实用电路中通常都满足饱和压降 $V_{CE(sat)} \approx 0$, 截止时的 $I_{CEO} \approx 0$, 所以在分析三极管开关电路时经常使用图 2.2.9 给出的开关等效电路。




图 2.2.9 双极型三极管的开关等效电路
(a) 截止状态 (b) 饱和导通状态

5. 双极型三极管的动态开关特性

在动态情况下, 亦即三极管在截止与饱和导通两种状态间迅速转换时, 三极管内部电荷的建立和消散都需要一定的时间, 因而集电极电流 i_C 的变化将滞后于输入电压 v_i 的变化。在接成三极管开关电路以后, 开关电路的输出电压 v_C 的变化也必然滞后于输入电压的 v_i 的变化, 如图 2.2.10 所示。这种滞后现象也可以用三极管的 b-e 间、c-e 间都存在结电容效应来理解。

二、MOS 管的开关特性

1. MOS 管的结构




图 2.2.10 双极型三极管的动态开关特性

MOS 管是金属-氧化物-半导体场效应管(Metal-Oxide-Semiconductor Field-Effect Transistor)的简称。

图 2.2.11 是 MOS 管的结构示意图和符号。在 P 型半导体衬底(图中用 B 标示)上,制作两个高掺杂浓度的 N 型区,形成 MOS 管的源极 S(Source)和漏极 D(Drain)。第三个电极叫栅极 G(Gate),通常用金属铝或多晶硅制作。栅极和衬底之间被二氧化硅绝缘层隔开,绝缘层的厚度极薄,在 $0.1\mu\text{m}$ 以内。




图 2.2.11 MOS 管的结构和符号

如果在漏极和源极之间加上电压 v_{DS} , 而令栅极和源极之间的电压 $V_{GS}=0$, 则由于漏极和源极之间相当于两个 PN 结背向地串联, 所以 D-S 间不导通, $i_D=0$ 。

当栅极和源极之间加有正电压 v_{GS} , 而且 v_{GS} 大于某个电压值 $V_{GS(th)}$ 时, 由于栅极与衬底间电场的吸引, 使衬底中的少数载流子——电子聚集到栅极下面的衬底表面, 形成一个 N 型的反型层。这个反型层就构成了 D-S 间的导电沟道, 于是有 i_D 流通。 $V_{GS(th)}$ 称为 MOS 管的开启电压。因为导电沟道属于 N

型,而且在 $v_{GS}=0$ 时不存在导电沟道,必须加以足够高的栅极电压才有导电沟道形成,所以把这种类型的 MOS 管叫做 N 沟道增强型 MOS 管。

随着 v_{GS} 的升高导电沟道的截面积也将加大, i_D 增加。因此,可以通过改变 v_{GS} 控制 i_D 的大小。

为防止电流从漏极直接流入衬底,通常将衬底与源极相连,或将衬底接到系统的最低电位上。

2. MOS 管的输入特性和输出特性

若以栅极-源极间的回路为输入回路,以漏极-源极间的回路为输出回路,则称为共源接法,如图 2.2.12(a) 所示。由图 2.2.11 可见,栅极和衬底间被二氧化硅绝缘层所隔离,在栅极和源极间加上电压 v_{GS} 以后,不会有栅极电流流通,可以认为栅极电流等于零。因此,就不必要再画输入特性曲线来表示了。




图 2.2.12 MOS 管共源接法及其输出特性曲线
(a) 共源接法 (b) 输出特性曲线

图 2.2.12(b) 给出了共源接法下的输出特性曲线。这个曲线又称为 MOS 管的漏极特性曲线。

漏极特性曲线分为三个工作区。当 $v_{GS} < V_{GS(th)}$ 时,漏极和源极之间没有导电沟道, $i_D \approx 0$ 。这时 D-S 间的内阻非常大,可达 $10^9 \Omega$ 以上。因此,把曲线上 $v_{GS} < V_{GS(th)}$ 的区域称为截止区。

当 $v_{GS} > V_{GS(th)}$ 以后, D-S 间出现导电沟道,有 i_D 产生。曲线上 $v_{GS} > V_{GS(th)}$ 的部分又可分成两个区域。

图 2.2.12(b) 漏极特性上虚线左边的区域称为可变电阻区。在这个区域里,当 v_{GS} 一定时, i_D 与 v_{DS} 之比近似地等于一个常数,具有类似于线性电阻的性质。等效电阻的大小和 v_{GS} 的数值有关。在 $v_{DS} \approx 0$ 时 MOS 导通电阻 R_{ON} 和 v_{GS} 的关系由下式给出

$$R_{ON} \Big|_{v_{DS}=0} = \frac{1}{2K(v_{GS} - V_{GS(th)})} \quad (2.2.5)$$

上式表明,在 $v_{GS} \gg V_{GS(th)}$ 的情况下, R_{ON} 近似地与 v_{GS} 成反比。为了得到较小的导通电阻,应取尽可能大的 v_{GS} 值。

图 2.2.12(b) 中漏极特性曲线上虚线以右的区域称为恒流区。恒流区里漏极电流 i_D 的大小基本上由 v_{GS} 决定, v_{DS} 的变化对 i_D 的影响很小。 i_D 与 v_{GS} 的关系由下式给出

$$i_D = I_{DS} \left(\frac{v_{GS}}{V_{GS(th)}} - 1 \right)^2 \quad (2.2.6)$$

其中 I_{DS} 是 $v_{GS} = 2V_{GS(th)}$ 时的 i_D 值。

不难看出,在 $v_{GS} \gg V_{GS(th)}$ 的条件下, i_D 近似地与 v_{GS}^2 成正比。表示 i_D 与 v_{GS} 关系的曲线称为 MOS 管的转移特性曲线,如图 2.2.13 所示。这条曲线也可以从漏极特性曲线作出。在恒流区中 v_{DS} 为不同数值时对转移特性的影响不大。




图 2.2.13 MOS 管的转移特性

3. MOS 管的基本开关电路

以 MOS 管取代图 2.1.1 中的开关 S,便得到了图 2.2.14 的 MOS 管开关电路。

当 $v_I = v_{GS} < V_{GS(th)}$ 时, MOS 管工作在截止区。




图 2.2.14 MOS 管的基本开关电路

只要负载电阻 R_D 远远小于 MOS 管的截止内阻 R_{OFF} , 在输出端即为高电平 V_{OH} , 且 $V_{OH} \approx V_{DD}$ 。这时 MOS 管的 D-S 间就相当于一个断开的开关。

当 $v_I > V_{GS(th)}$ 并且在 v_{DS} 较高的情况下, MOS 管工作在恒流区, 随着 v_I 的升高 i_D 增加, 而 v_O 随之下降。由于 i_D 与 v_I 变化量之比不是正比关系, 所以 v_I 为不同数值下 Δv_O 与 Δv_I 之比 (即电压放大倍数) 也不是常数。这时电路工作在放大状态。

当 v_I 继续升高以后, MOS 管的导通内阻 R_{ON} 变得很小 (通常在 $1k\Omega$ 以

内), 只要 $R_D \gg R_{ON}$, 则开关电路的输出端将为低电平 V_{OL} , 且 $V_{OL} \approx 0$ 。这时 MOS 管的 D-S 间相当一个闭合的开关一样。

综上所述, 只要电路参数选择得合理, 就可以做到输入为低电平时 MOS 管截止, 开关电路输出高电平; 而输入为高电平时 MOS 管导通, 开关电路输出低电平。

4. MOS 管的开关等效电路

由于 MOS 管截止时漏极和源极之间的内阻 R_{OFF} 非常大, 所以截止状态下的等效电路可以用断开的开关代替, 如图 2.2.15(a) 所示。MOS 管导通状态下的内阻 R_{ON} 约在 $1k\Omega$ 以内, 而且与 v_{GS} 的数值有关。因为这个电阻阻值有时不能忽略不计, 所以在图 2.2.15(b) 导通状态的等效电路中画出了导通电阻 R_{ON} 。




图 2.2.15 MOS 管的开关等效电路

(a) 截止状态 (b) 导通状态

图中的 C_1 代表栅极的输入电容。 C_1 的数值约为几皮法。由于开关电路的输出端不可避免地会带有一定的负载电容, 所以在动态工作情况下 (即 v_i 在高、低电平间跳变时), 漏极电流 i_D 的变化和输出电压 v_{DS} 的变化都将滞后于输入电压的变化。

5. MOS 管的四种类型

(1) N 沟道增强型

前面已经提及, 图 2.2.11 中的 MOS 管属于 N 沟道增强型。这种类型的 MOS 管采用 P 型衬底, 导电沟道是 N 型。在 $v_{GS} = 0$ 时没有导电沟道, 开启电压 $V_{GS(th)}$ 为正。工作时使用正电源, 同时应将衬底接源极或者接到系统的最低电位上。

在图 2.2.11 给出的符号中, 用 D-S 间断开的线段表示 $V_{GS} = 0$ 时没有导电沟道, 即 MOS 管为增强型。衬底 B 上的箭头指向 MOS 管内部, 表示导电沟道为 N 型。栅极引出端画在靠近源极一侧。

(2) P 沟道增强型

图 2.2.16 是 P 沟道增强型 MOS 管的结构示意图和符号。它采用 N 型衬底, 导电沟道为 P 型。 $v_{GS} = 0$ 时不存在导电沟道, 只有在栅极上加以足够大的负电压

时,才能把 N 型衬底中的少数载流子——空穴吸引到栅极下面的衬底表面,形成 P 型的导电沟道。因此,P 沟道增强型 MOS 管的开启电压 $V_{GS(th)}$ 为负值。这种 MOS 管工作时使用负电源,同时需将衬底接源极或接至系统的最高电位上。




图 2.2.16 P 沟道增强型 MOS 管

P 沟道增强型 MOS 管的符号如图 2.2.16 中所示,其中衬底上指向外部的箭头表示导电沟道为 P 型。

图 2.2.17 是 P 沟道增强型 MOS 管的漏极特性。用 P 沟道增强型 MOS 管接成的开关电路如图 2.2.18 所示。当 $v_i = 0$ 时,MOS 管不导通,输出为低电平 V_{OL} 。只要 R_D 远小于 MOS 管的截止内阻 R_{OFF} ,则 $V_{OL} \approx -V_{DD}$ 。




图 2.2.17 P 沟道增强型 MOS 管的漏极特性




图 2.2.18 用 P 沟道增强型 MOS 管接成的开关电路

当 $v_I < V_{GS(th)}$ 时, MOS 管导通, 输出为高电平 V_{OH} 。只要 R_D 远大于 MOS 管的导通内阻 R_{ON} , 则 $V_{OH} \approx 0$ 。

(3) N 沟道耗尽型

N 沟道耗尽型 MOS 管的结构形式与 N 沟道增强型 MOS 管相同, 都采用 P 型衬底, 导电沟道为 N 型。所不同的是在耗尽型 MOS 管中, 栅极下面的二氧化硅绝缘层中掺进了一定浓度的正离子。这些正离子所形成的电场足以将衬底中的少数载流子——电子吸引到栅极下面的衬底表面, 在 D-S 间形成导电沟道。因此, 在 $v_{GS} = 0$ 时就已经有导电沟道存在了。 v_{GS} 为正时导电沟道变宽, i_D 增大; v_{GS} 为负时导电沟道变窄, i_D 减小。直到 v_{GS} 小于某一个负电压值 $V_{GS(off)}$ 时, 导电沟道才消失, MOS 管截止。 $V_{GS(off)}$ 称为 N 沟道耗尽型 MOS 管的夹断电压。

图 2.2.19 是 N 沟道耗尽型 MOS 管的符号, 图中 D-S 间是连通的, 表示 $v_{GS} = 0$ 时已有导电沟道存在。其余部分的画法和增强型 MOS 管相同。

在正常工作时, N 沟道耗尽型 MOS 管的衬底同样应接至源极或系统的最低电位上。

(4) P 沟道耗尽型

P 沟道耗尽型 MOS 管和 P 沟道增强型 MOS 管结构型式相同, 也是 N 型衬底, 导电沟道为 P 型。所不同的是在 P 沟道耗尽型 MOS 管中, $v_{GS} = 0$ 时已经有导电沟道存在了。当 v_{GS} 为负时导电沟道进一步加宽, i_D 的绝对值增加; 而 v_{GS} 为正时导电沟道变窄, i_D 的绝对值减小。当 v_{GS} 的正电压大于夹断电压 $V_{GS(off)}$ 时, 导电沟道消失, 管子截止。

图 2.2.20 是 P 沟道耗尽型 MOS 管的符号。工作时应将它的衬底和源极相连, 或将衬底接至系统的最高电位上。




图 2.2.19 N 沟道耗尽型 MOS 管的符号




图 2.2.20 P 沟道耗尽型 MOS 管的符号

表 2.2.1 四种类型 MOS 管的比较

MOS 管 类型	衬底 材料	导电 沟道	开启 电压	夹断 电压	电压极性		符号
					U_{DS}	U_{GS}	
N 沟道 增强型	P 型	N 型	+		+	+	
P 沟道 增强型	N 型	P 型	-			-	
N 沟道 耗尽型	P 型	N 型		-	+	\pm	
P 沟道 耗尽型	N 型	P 型		+	-	\mp	

2.3 最简单的与、或、非门电路

2.3.1 二极管与门

最简单的与门可以用二极管和电阻组成。图 2.3.1 是有两个输入端的与门电路。图中 A 、 B 为两个输入变量, Y 为输出变量。

设 $V_{CC} = 5V$, A 、 B 输入端的高、低电平分别为 $V_{IH} = 3V$, $V_{IL} = 0V$, 二极管 D_1 、 D_2 的正向导通压降 $V_{DF} = 0.7V$ 。由图可见, A 、 B 当中只要有一个是低电平 $0V$, 则必有一个二极管导通, 使 Y 为 $0.7V$ 。只有 A 、 B 同时为高电平 $3V$ 时, Y 才为 $3.7V$ 。将输出与输入逻辑电平的关系列表, 即得表 2.3.1。

如果规定 $3V$ 以上为高电平, 用逻辑 1 状态表示; $0.7V$ 以下为低电平, 用逻辑 0 状态表示, 则可将表 2.3.1 改写成表 2.3.2 的真值表。显然, Y 和 A 、 B 是

与逻辑关系。




图 2.3.1 二极管与门

表 2.3.1 图 2.3.1 电路的逻辑电平

A/V	B/V	Y/V
0	0	0.7
0	3	0.7
3	0	0.7
3	3	3.7

表 2.3.2 图 2.3.1 电路的真值表

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

这种与门电路虽然很简单,但是存在着严重的缺点。首先,输出的高、低电平数值和输入的高、低电平数值不相等,相差一个二极管的导通压降。如果把把这个门的输出作为下一级门的输入信号,将发生信号高、低电平的偏移。其次,当输出端对地接上负载电阻时,负载电阻的改变有时会影响输出的高电平。因此,这种二极管与门电路仅用作集成电路内部的逻辑单元,而不用它直接去驱动负载电路。

2.3.2 二极管或门

最简单的或门电路如图 2.3.2 所示,它也是由二极管和电阻组成的。图中




图 2.3.2 二极管或门

A 、 B 是两个输入变量, Y 是输出变量。

若输入的高、低电平分别为 $V_{IH} = 3V$ 、 $V_{IL} = 0V$, 二极管 D_1 、 D_2 的导通压降为 $0.7V$, 则只要 A 、 B 当中有一个是高电平输出就是 $2.3V$ 。只有当 A 、 B 同时为低电平时, 输出才是 $0V$ 。因此, 可以列出表 2.3.3 的电平关系表。如果规定高于 $2.3V$ 为高电平, 用逻辑 1 表示; 而低于 $0V$ 为低电平, 用逻辑 0 表示, 则可将表 2.3.3 改写为表 2.3.4 的真值表。显然 Y 和 A 、 B 之间是或逻辑关系。

表 2.3.3 图 2.3.2 电路的逻辑电平

A/V	B/V	Y/V
0	0	0
0	3	2.3
3	0	2.3
3	3	2.3

表 2.3.4 图 2.3.2 电路的真值表

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

二极管或门同样存在着输出电平偏移的问题, 所以这种电路结构也只用于集成电路内部的逻辑单元。

2.3.3 三极管非门

仔细观察一下图 2.2.7 中给出的三极管开关电路即可发现, 当输入为高电平时输出等于低电平, 而输入为低电平时输出等于高电平。因此, 输出与输入的电平之间是反相关系, 它实际上就是一个非门(亦称反相器)。




图 2.3.3 三极管非门(反相器)

在一些实用的反相器电路中, 为了保证在输入低电平时三极管可靠地截止, 常将电路接成图 2.3.3 的形式。由于接入了电阻 R_2 和负电源 V_{EE} , 即使输入的低电平信号稍大于零, 也能使三极管的基极为负电位, 从而使三极管能可靠地

截止,输出为高电平。

当输入信号为高电平时,应保证三极管工作在深度饱和状态,以使输出电平接近于零。为此,电路参数的配合必须合适,保证提供给三极管的基极电流大于深度饱和的基极电流,即 $I_B > I_{BS}$ 。

【例 2.3.1】在图 2.3.3 的反相器电路中,若 $V_{CC} = 5V$, $V_{EE} = -8V$, $R_C = 1k\Omega$, $R_1 = 3.3k\Omega$, $R_2 = 10k\Omega$, 三极管的电流放大系数 $\beta = 20$, 饱和压降 $V_{CE(sat)} = 0.1V$, 输入的高、低电平分别为 $V_{IH} = 5V$ 、 $V_{IL} = 0V$, 试计算输入高、低电平时对应的输出电平,并说明电路参数的设计是否合理。

解: 首先利用戴维南定理将发射结的外接电路化简成由等效电压源 V_B 和等效内阻 R_B 串联的单回路,如图 2.3.4 所示。其中 V_B 为 b-e 两端的开路电压, R_B 为将电压源短路时求出的等效电阻。据此得到




图 2.3.4 图 2.3.3 电路的化简

$$v_B = v_I - \frac{v_I - V_{EE}}{R_1 + R_2} R_1 = v_I - \frac{v_I + 8V}{13.3} \times 3.3 \quad (2.3.1)$$

$$R_B = \frac{R_1 \cdot R_2}{R_1 + R_2} = \frac{3.3 \times 10}{3.3 + 10} k\Omega = 2.5 k\Omega$$

当 $v_I = V_{IL} = 0V$ 时,由式(2.3.1)得到

$$v_B = (0 - \frac{8}{13.3} \times 3.3)V = -2.0V$$

这时加在 b-e 结上的是反向电压,所以三

极管截止, $i_C = 0$, $v_O = V_{CC} = 5V$ 。

当 $v_I = V_{IH} = 5V$ 时,由式(2.3.1)可知

$$v_B = (5 - \frac{5+8}{13.3} \times 3.3)V = 1.8V$$

如果采用折线化近似的输入特性,即认为 $v_{BE} < 0.7V$ 时 $i_B = 0$; $v_{BE} > 0.7V$ 时 b-e 结导通,导通后 b-e 结的压降维持在 $0.7V$ 基本不变,则可近似求得 i_B 值为

$$i_B = \frac{v_B - V_{BE}}{R_B} = \frac{1.8 - 0.7}{2.5 \times 10^3} \text{ A} = 0.44 \text{ mA}$$

又根据式(2.2.4)知,深度饱和时三极管的基极电流为

$$I_{BS} = \frac{V_{CC} - V_{CE(sat)}}{\beta R_C} = \frac{5 - 0.1}{20 \times 1 \times 10^3} \text{ A} = 0.25 \text{ mA}$$

可见,满足 $i_B > I_{BS}$,故三极管处于深度饱和状态,输出电压 $v_O = V_{CE(sat)} \approx 0$ 。

因此,电路参数的设计是合理的。

2.4 TTL 门电路

1961年美国德克萨斯仪器公司率先将数字电路的元、器件和连线制作在同一硅片上,制成了集成电路(Integrated Circuit,简称 IC)。由于集成电路体积小、重量轻、可靠性好,因而在大多数领域里迅速取代了分立器件电路。随着集成电路制造工艺的日益完善,目前已能将数以千万计的半导体三极管集成在一片面积只有几十平方毫米的硅片上。

按照集成度(即每一片硅片中所含元、器件数)的高低,将集成电路分为小规模集成电路(Small Scale Integration,简称 SSI)、中规模集成电路(Medium Scale Integration,简称 MSI)、大规模集成电路(Large Scale Integration,简称 LSI)和超大规模集成电路(Very Large Scale Integration,简称 VLSI)。

根据制造工艺的不同,集成电路又分成双极型和单极型两大类。TTL 电路是目前双极型数字集成电路中用得最多的一种。

2.4.1 TTL 反相器的电路结构和工作原理

一、电路结构

反相器是 TTL 门电路中电路结构最简单的一种。图 2.4.1 中给出了 74 系列 TTL 反相器的典型电路。因为这种类型电路的输入端和输出端均为三极管结构,所以称做三极管-三极管逻辑电路(Transistor-Transistor Logic),简称 TTL 电路。

图 2.4.1 电路由三部分组成: T_1 、 R_1 和 D_1 组成的输入级, T_2 、 R_2 和 R_3 组成的倒相级, T_4 、 T_5 、 D_2 和 R_4 组成的输出级。

设电源电压 $V_{CC} = 5\text{V}$,输入信号的高、低电平分别为 $V_{IH} = 3.4\text{V}$, $V_{IL} = 0.2\text{V}$ 。PN 结的伏安特性可以用折线化的等效电路代替,并认为开启电压 V_{ON} 为




图 2.4.1 TTL 反相器的典型电路

0.7V。

由图可见,当 $v_i = V_{iL}$ 时, T_1 的发射结必然导通,导通后 T_1 的基极电位被钳在 $v_{B1} = V_{iL} + V_{ON} = 0.9V$ 。因此, T_2 的发射结不会导通。由于 T_1 的集电极回路电阻是 R_2 和 T_2 的 b-c 结反向电阻之和,阻值非常大,因而 T_1 工作在深度饱和状态,使 $V_{CE(sat)} \approx 0$ 。这时 T_1 的集电极电流极小,在定量计算时可略而不计。 T_2 截止后 v_{C2} 为高电平,而 v_{E2} 为低电平,从而使 T_4 导通、 T_5 截止,输出为高电平 V_{OH} 。

当 $v_i = V_{iH}$ 时,如果不考虑 T_2 的存在,则应有 $v_{B1} = V_{iH} + V_{ON} = 4.1V$ 。显然,在存在 T_2 和 T_5 的情况下, T_2 和 T_5 的发射结必然同时导通。而一旦 T_2 和 T_5 导通之后, v_{B1} 便被钳在了 2.1V,所以 v_{B1} 在实际上不可能等于 4.1V,只能是 2.1V 左右。 T_2 导通使 v_{C2} 降低而 v_{E2} 升高,导致 T_4 截止、 T_5 导通,输出变为低电平 V_{OL} 。

可见输出和输入之间是反相关系,即 $Y = \bar{A}$ 。

由于 T_2 集电极输出的电压信号和发射极输出的电压信号变化方向相反,所以把这一级叫做倒相级。输出级的工作特点是在稳定状态下 T_4 和 T_5 总是一个导通而另一个截止,这就有效地降低了输出级的静态功耗并提高了驱动负载的能力。通常把这种形式的电路称为推拉式(push-pull)电路或图腾柱(totem-pole)输出电路。为确保 T_5 饱和导通时 T_4 可靠地截止,又在 T_4 的发射极下面串进了二极管 D_2 。

D_1 是输入端钳位二极管,它既可以抑制输入端可能出现的负极性干扰脉冲,又可以防止输入电压为负时 T_1 的发射极电流过大,起到保护作用。这个二极管允许通过的最大电流约为 20mA。

二、电压传输特性

如果把图 2.4.1 反相器电路输出电压随输入电压的变化用曲线描绘出来, 就得到了图 2.4.2 所示的电压传输特性。

在曲线的 AB 段, 因为 $v_i < 0.6V$, 所以 $v_{B1} < 1.3V$, T_2 和 T_5 截止而 T_4 导通, 故输出为高电平

$$V_{OH} = V_{CC} - v_{R2} - v_{BE4} - v_{D2} \approx 3.4V$$

我们把这一段称为特性曲线的截止区。

在 BC 段里, 由于 $v_i > 0.7V$ 但低于 $1.3V$, 所以 T_2 导通而 T_5 依旧截止。这时 T_2 工作在放大区, 随着 v_i 的升高 v_{C2} 和 v_o 线性地下降。这一段称为特性曲线的线性区。

当输入电压上升到 $1.4V$ 左右时, v_{B1} 约为 $2.1V$, 这时 T_2 和 T_5 将同时导通, T_4 截止, 输出电位急剧地下降为低电平, 这就是称为转折区的 CD 段工作情况。转折区中点对应的输入电压称为阈值电压或门槛电压, 用 V_{TH} 表示。

此后 v_i 继续升高时 v_o 不再变化, 进入特性曲线的 DE 段。DE 段称为特性曲线的饱和区。




图 2.4.2 TTL 反相器的电压传输特性

三、输入端噪声容限

从电压传输特性上可以看到, 当输入信号偏离正常的低电平 ($0.2V$) 而升高时, 输出的高电平并不立刻改变。同样, 当输入信号偏离正常的高电平 ($3.4V$) 而降低时, 输出的低电平也不会马上改变。因此, 允许输入的高、低电平信号各有一个波动范围。在保证输出高、低电平基本不变 (或者说变化的大小不超过允许限度) 的条件下, 输入电平的允许波动范围称为输入端噪声容限。

图 2.4.3 给出了噪声容限定义的示意图。为了正确区分 1 和 0 这两个逻辑状态, 首先规定了输出高电平的下限 $V_{OH(min)}$ 和输出低电平的上限 $V_{OL(max)}$ 。同时, 又可以根据 $V_{OH(min)}$ 从电压传输特性上定出输入低电平的上限 $V_{IL(max)}$, 并




图 2.4.3 输入端噪声容限示意图

根据 $V_{OL(max)}$ 定出输入高电平的下限 $V_{IH(min)}$ 。

在将许多门电路互相连接组成系统时,前一级门电路的输出就是后一级门电路的输入。对后一级而言,输入高电平信号可能出现的最小值即 $V_{OH(min)}$ 。由此便可得到输入为高电平时的噪声容限为

$$V_{NH} = V_{OH(min)} - V_{IH(min)} \quad (2.4.1)$$

同理可得,输入为低电平时的噪声容限为

$$V_{NL} = V_{IL(max)} - V_{OL(max)} \quad (2.4.2)$$

74 系列门电路的标准参数为 $V_{OH(min)} = 2.4V$, $V_{OL(max)} = 0.4V$, $V_{IH(min)} = 2.0V$, $V_{IL(max)} = 0.8V$,故可得 $V_{NH} = 0.4V$, $V_{NL} = 0.4V$ 。

2.4.2 TTL 反相器的静态输入特性和输出特性

为了正确地处理门电路与门电路、门电路与其他电路之间的连接问题,必须了解门电路输入端和输出端的伏安特性,也就是通常所说的输入特性和输出特性。

一、输入特性

在图 2.4.1 给出的 TTL 反相器电路中,如果仅仅考虑输入信号是高电平和低电平而不是某一个中间值的情况,则可忽略 T_2 和 T_5 的 $b-c$ 结反向电流以及 R_3 对 T_5 基极回路的影响,将输入端的等效电路画成如图 2.4.4 的形式。

当 $V_{CC} = 5V$, $v_i = V_{IL} = 0.2V$ 时,输入低电平电流为

$$I_{IL} = - \frac{V_{CC} - v_{BE1} - V_{IL}}{R_1} \approx -1mA \quad (2.4.3)$$

$v_i = 0$ 时的输入电流叫做输入短路电流 I_{IS} 。显然, I_{IS} 的数值比 I_{IL} 的数值要略大一点。在作近似分析计算时,经常用手册上给出的 I_{IS} 近似代替 I_{IL} 使用。

当 $v_i = V_{IH} = 3.4V$ 时, T_1 管处于 $v_{BC} > 0$, $v_{BE} < 0$ 的状态。在这种工作状态下,相当于把原来的集电极 c_1 当作发射极使用,而把原来的发射极 e_1 当作集电极使用了。因此称这种状态为倒置状态。因为倒置状态下三极管的电流放大系数 β 极小(在 0.01 以下),所以高电平输入电流 I_{IH} 也很小。74 系列门电路每个输入端的 I_{IH} 值在 $40\mu A$ 以下。

根据图 2.4.4 的等效电路可以画出输入电流随输入电压变化的曲线——输入特性曲线,如图 2.4.5 所示。

输入电压介于高、低电平之间的情况要复杂一些,但考虑到这种情况通常只发生在输入信号电平转换的暂短过程中,所以就不作详细的分析了。

二、输出特性

1. 高电平输出特性

前面已经讲过,当 $v_O = V_{OH}$ 时图 2.4.1 电路中的 T_4 和 D_2 导通, T_3 截止, 输出端的等效电路可以画成图 2.4.6 的形式。




图 2.4.4 TTL 反相器的
输入端等效电路




图 2.4.5 TTL 反相器的输入特性




图 2.4.6 TTL 反相器高电
平输出等效电路




图 2.4.7 TTL 反相器高电平输出特性

由图可见,这时 T_4 工作在射极输出状态,电路的输出电阻很小。在负载电流较小的范围内,负载电流的变化对 V_{OH} 的影响很小。

随着负载电流 i_L 绝对值的增加, R_1 上的压降也随之加大,最终将使 T_4 的 $b-c$ 结变为正向偏置, T_4 进入饱和状态。这时 T_4 将失去射极跟随功能,因而 V_{OH} 随 i_L 绝对值的增加几乎线性地下降。图 2.4.7 给出了 74 系列门电路在输出为高电平时的输出特性曲线。从曲线上可见,在 $|i_L| < 5\text{mA}$ 的范围内 V_{OH} 变化很小。当 $|i_L| > 5\text{mA}$ 以后,随着 i_L 绝对值的增加 V_{OH} 下降较快。

由于受到功耗的限制,所以手册上给出的高电平输出电流的最大值要比 5mA 小得多。74 系列门电路的运用条件规定,输出为高电平时,最大负载电流

不能过 0.4mA 。如果 $V_{CC} = 5\text{V}$, $V_{OH} = 2.4\text{V}$, 那么当 $I_{OH} = 0.4\text{mA}$ 时门电路内部消耗的功率已达到 1mW 。

2. 低电平输出特性

当输出为低电平时, 门电路输出级的 T_3 管饱和导通而 T_4 管截止, 输出端的等效电路如图 2.4.8 所示。由于 T_3 饱和导通时 $c-e$ 间的内阻很小(通常在 10Ω 以内), 所以负载电流 i_L 增加时输出的低电平 V_{OL} 仅稍有升高。图 2.4.9 是低电平输出特性曲线, 可以看出, V_{OL} 与 i_L 的关系在较大的范围里基本呈线性。




图 2.4.8 TTL 反相器低电平输出等效电路




图 2.4.9 TTL 反相器低电平输出特性

【例 2.4.1】 在图 2.4.10 电路中, 试计算门 G_1 最多可以驱动多少个同样的门电路负载。这些门电路的输入特性和输出特性分别由图 2.4.5、图 2.4.7 和图 2.4.9 给出。要求 G_1 输出的高、低电平满足 $V_{OH} \geq 3.2\text{V}$, $V_{OL} \leq 0.2\text{V}$ 。

解: 首先计算保证 $V_{OL} \leq 0.2\text{V}$ 时可以驱动的门电路数目 N_1 。

由图 2.4.9 低电平输出特性上查到, $V_{OL} = 0.2\text{V}$ 时的负载电流 $i_L = 16\text{mA}$ 。这时 G_1 的负载电流是所有负载门的输入电流之和。由图 2.4.5 的输入特性上又可查到, 当 $v_i = 0.2\text{V}$ 时每个门的输入电流为 $i_i = -1\text{mA}$, 于是得到

$$N_1 i_i \leq i_L$$

即

$$N_1 \leq \frac{i_L}{i_i} = \frac{16}{1} = 16$$

N_1 即可以驱动负载个数。

其次, 再计算保证 $V_{OH} \geq 3.2\text{V}$ 时能驱动负载门数目 N_2 。由图 2.4.7 高




图 2.4.10 例 2.4.1 的电路

电平输出特性上查到, $V_{OH} = 3.2V$, 时对应的 i_L 为 $-7.5mA$ 。但手册上同时又规定 $I_{OH} < 0.4mA$, 故应取 $i_L \leq 0.4mA$ 计算。由图 2.4.5 的输入特性可知, 每个输入端的高电平输入电流 $I_{IH} = 40\mu A$, 故可得

$$N_2 I_{IH} \leq i_L$$

即

$$N_2 \leq \frac{i_L}{I_{IH}} = \frac{0.4}{0.04} = 10$$

综合以上两种情况可得出结论: 在给定的输入、输出特性曲线下, 74 系列的反相器可以驱动同类型反相器的最大数目是 $N = 10$ 。这个数值也叫做门电路的扇出系数。

从这个例子中还能看到, 由于门电路无论在输出高电平还是输出低电平时均有一定的输出电阻, 所以输出的高、低电平都要随负载电流的改变而发生变化。这种变化越小, 说明门电路带负载的能力越强。有时也用输出电平的变化不超过某一规定值时允许的最大负载电流来定量表示门电路带负载能力的大小。

三、输入端负载特性

在具体使用门电路时, 有时需要在输入端与地之间或者输入端与信号的低电平之间接入电阻 R_P , 如图 2.4.11 所示。




图 2.4.11 TTL 反相器输入端经电阻接地时的等效电路




图 2.4.12 TTL 反相器输入端负载特性

由图可知, 因为输入电流流过 R_P , 这就必然会在 R_P 上产生压降而形成输入端电位 v_I 。而且, R_P 越大 v_I 也越高。

图 2.4.12 的曲线给出了 v_I 随 R_P 变化的规律, 即输入端负载特性。由图可知

$$v_I = \frac{R_P}{R_1 + R_P} (V_{CC} - v_{BE1}) \quad (2.4.4)$$

上式表明, 在 $R_P \ll R_1$ 的条件下, v_I 几乎与 R_P 成正比。但是当 v_I 上升到

1.4V 以后, T_2 和 T_3 的发射结同时导通, 将 v_{B1} 钳在了 2.1V 左右, 所以即使 R_P 再增大, v_{I1} 也不会再升高了。这时 v_{I1} 与 R_P 的关系也就不再遵守式(2.4.4)的关系, 特性曲线趋近于 $v_{I1} = 1.4V$ 的一条水平线。

【例 2.4.2】 在图 2.4.13 电路中, 为保证门 G_1 输出的高、低电平能正确地传送到门 G_2 的输入端, 要求 $v_{O1} = V_{OH}$ 时 $v_{I2} \geq V_{IH(min)}$, $v_{O1} = V_{OL}$ 时 $v_{I2} \leq V_{IL(max)}$, 试计算 R_P 的最大允许值是多少。已知 G_1 和 G_2 均为 74 系列反相器, $V_{CC} = 5V$, $V_{OH} = 3.4V$, $V_{OL} = 0.2V$, $V_{IH(min)} = 2.0V$, $V_{IL(max)} = 0.8V$ 。 G_1 和 G_2 的输入特性和输出特性如图 2.4.5 和图 2.4.7、图 2.4.9 所示。




图 2.4.13 例 2.4.2 的电路

解: 首先计算 $v_{O1} = V_{OH}$ 、 $v_{I2} \geq V_{IH(min)}$ 时 R_P 的允许值。由图 2.4.13 可得

$$\begin{aligned} V_{OH} - I_{IH} R_P &\geq V_{IH(min)} \\ R_P &\leq \frac{V_{OH} - V_{IH(min)}}{I_{IH}} \end{aligned} \quad (2.4.5)$$

从图 2.4.5 的输入特性曲线上查到 $v_{I1} = V_{IH} = 2.0V$ 时的输入电流 $I_{IH} = 0.04mA$, 代入式(2.4.5)得到

$$R_P \leq \frac{3.4 - 2.0}{0.04 \times 10^{-3}} \Omega = 35k\Omega$$

其次, 再计算 $v_{O1} = V_{OL}$ 、 $v_{I2} \leq V_{IL(max)}$ 时 R_P 的允许值。由图 2.4.11 可见, 当 R_P 的接地端改接至 V_{OL} 时, 应满足如下关系式

$$\frac{R_P}{R_1} \leq \frac{V_{IL(max)} - V_{OL}}{V_{CC} - v_{BE1} - V_{IL(max)}}$$

故得到

$$R_P \leq \frac{V_{IL(max)} - V_{OL}}{V_{CC} - v_{BE1} - V_{IL(max)}} \cdot R_1 \quad (2.4.6)$$

将给定参数代入上式后得出 $R_P \leq 0.69k\Omega$ 。

综合以上两种情况, 应取 $R_P \leq 0.69k\Omega$ 。也就是说, G_1 和 G_2 之间串联的电阻不应大于 690Ω , 否则当 $v_{O1} = V_{OL}$ 时 v_{I2} 可能超过 $V_{IL(max)}$ 值。

2.4.3 TTL 反相器的动态特性

一、传输延迟时间

在 TTL 电路中, 由于二极管和三极管从导通变为截止或从截止变为导通都需要一定的时间, 而且还有二极管、三极管以及电阻、连接线等的寄生电容存在,

所以把理想的矩形电压信号加到 TTL 反相器的输入端时,输出电压的波形不仅要比输入信号滞后,而且波形的上升沿和下降沿也将变坏,如图 2.4.14 所示。

我们把输出电压波形滞后于输入电压波形的时间叫做传输延迟时间。通常将输出电压由低电平跳变为高电平时的传输延迟时间记作 t_{PLH} ,把输出电压由高电平跳变为低电平时的传输延迟时间记作 t_{PHL} 。 t_{PLH} 和 t_{PHL} 的定义方法如图 2.4.14 所示。

在 74 系列门电路中,由于输出级的 T_5 管导通时工作在深度饱和状态,所以它从导通转换为截止的(对应于输出由低电平跳变为高电平时)的开关时间较长,致使 t_{PLH} 略大于 t_{PHL} 。

因为传输延迟时间和电路的许多分布参数有关,不易准确计算,所以 t_{PLH} 和 t_{PHL} 的数值最后都是通过实验方法测定的。这些参数可以从产品手册上查出。




图 2.4.14 TTL 反相器的动态电压波形

二、交流噪声容限

由于 TTL 电路中存在三极管的开关时间和分布电容的充放电过程,因而输入信号状态变化时必须有足够的变化幅度和作用时间才能使输出状态改变。当输入信号为窄脉冲,而且脉冲宽度接近于门电路传输延迟时间的情况下,为使输出状态改变所需要的脉冲幅度将远大于信号为直流时所需要的信号变化幅度。因此,门电路对这类窄脉冲的噪声容限——交流噪声容限高于前面讲过的直流噪声容限。

图 2.4.15 是输入为不同宽度的窄脉冲时 TTL 反相器的交流噪声容限曲线。图中以 t_w 表示输入脉冲宽度,以 V_{NA} 表示输入脉冲的幅度。在图(a)中将输出高电平降至 2.0V 时输入正脉冲的幅度定义为正脉冲噪声容限。在图(b)中将输出低电平上升至 0.8V 时输入负脉冲的幅度定义为负脉冲噪声容限。

因为绝大多数的 TTL 门电路传输延迟时间都在 50ns 以内,所以当输入脉冲的宽度达到微秒的数量级时,在信号作用时间内电路已达到稳态,应将输入信号按直流信号处理。

三、电源的动态尖峰电流

通过对 TTL 反相器电路的计算发现,在稳定状态下,输出电平不同时它从电源所取的电流也不一样。由图 2.4.16(a)可见,当 $v_O = V_{OL}$ 时 v_I 为高电平,若 $V_{IH} \geq 3.4V$,则 T_1 、 T_2 和 T_5 导通, T_4 截止,电源电流 I_{CCL} 等于 i_{B1} 和 i_{C2} 之和。前面已经讲过,当 T_2 和 T_5 同时导通时 v_{B1} 被钳在 2.1V 左右。假定 T_5 发射结的导通压

降为 0.7V , T_2 饱和导通压降 $V_{CE(sat)} \approx 0.1\text{V}$, 则 $v_{C2} = 0.8\text{V}$ 。于是得到

$$\begin{aligned} I_{CCL} &= i_{B1} + i_{C2} \\ &= \frac{V_{CC} - v_{B1}}{R_1} + \frac{V_{CC} - v_{C2}}{R_2} \end{aligned} \quad (2.4.7)$$





图 2.4.15 TTL 反相器的交流噪声容限

(a) 正脉冲噪声容限

(b) 负脉冲噪声容限




图 2.4.16 TTL 反相器电源电流的计算

(a) $v_O = V_{OH}$ 的情况

(b) $v_O = V_{OH}$ 的情况

故得

$$I_{\text{CCL}} = \left(\frac{5 - 2.1}{4 \times 10^3} + \frac{5 - 0.8}{1.6 \times 10^3} \right) \text{A} \\ = (0.73 + 2.63) \text{mA} \approx 3.4 \text{mA}$$

在 $v_O = V_{\text{OH}}$ 时, 设 $v_I = V_{\text{IL}} = 0.2 \text{V}$, 由图 2.4.16(b) 可见, 这时 T_1 和 T_4 导通, T_2 和 T_3 截止。因为输出端没有接负载, T_4 没有电流流过, 所以电源电流 I_{CCH} 等于 i_{B1} 。如果取 T_1 发射结的导通压降为 0.7V , 则 $v_{\text{B1}} = 0.9 \text{V}$, 于是得到

$$I_{\text{CCH}} = i_{\text{B1}} \\ = \frac{V_{\text{CC}} - v_{\text{B1}}}{R} \quad (2.4.8) \\ = \frac{5 - 0.9}{4 \times 10^3} \text{A} \approx 1 \text{mA}$$

动态情况下, 特别是当输出电压由低电平突然转变成高电平的过渡过程中, 由于 T_3 原来工作在深度饱和状态, 所以 T_4 的导通必然先于 T_3 的截止, 这样就出现了短时间内 T_4 和 T_3 同时导通的状态, 有很大的瞬时电流流经 T_4 和 T_3 , 使电源电流出现尖峰脉冲, 如图 2.4.17 所示。




图 2.4.17 TTL 反相器的电源动态尖峰电流

由图 2.4.18 可见, 如果 v_I 从高电平跳变成低电平的瞬间 T_4 尚未脱离饱和导通状态而 T_3 已饱和导通, 则电源电流的最大瞬时值将为

$$I_{\text{CCM}} = i_{\text{C4}} + i_{\text{B4}} + i_{\text{B1}} \\ = \frac{V_{\text{CC}} - V_{\text{CE(sat)4}} - v_{\text{D2}} - V_{\text{CE(sat)5}}}{R_4} + \frac{V_{\text{CC}} - v_{\text{BE4}} - v_{\text{D2}} - V_{\text{CE(sat)5}}}{R_2} \\ + \frac{V_{\text{CC}} - v_{\text{B1}}}{R_1} \quad (2.4.9)$$

故得到
$$I_{\text{CCM}} = \frac{5 - 0.1 - 0.7 - 0.1}{130} \text{A} + \frac{5 - 0.7 - 0.7 - 0.1}{1.6 \times 10^3} \text{A} + \frac{5 - 0.9}{4 \times 10^3} \text{A} \\ = 34.7 \times 10^{-3} \text{A} = 34.7 \text{mA}$$




图 2.4.18 TTL 反相器电源尖峰电流的计算

电源尖峰电流带来的影响主要表现为两个方面。首先,它使电源的平均电流增加了。而且从图 2.4.17 上不难看出,信号的重复频率越高、门电路的传输延迟时间 t_{PLH} 越长,电流平均值增加得越多。在计算系统的电源容量时必须注意这一点。

其次,当系统中有许多门电路同时转换工作状态时,电源的瞬时尖峰电流数值很大,这个尖峰电流将通过电源线和地线以及电源的内阻形成一个系统内部的噪声源。因此,在系统设计时应采取有效的措施将这个噪声抑制在允许的限度以内。

从图 2.4.17 上还可以看到,当输出电压由高电平变为低电平的过程中也有一个不大的电源尖峰电流产生。但由于 T_3 导通时一般并非工作在饱和状态,能够较快地截止,所以 T_3 和 T_4 同时导通的时间极短,不可能产生很大的瞬态电源电流。在计算电源容量时,可以不考虑它的影响。

为便于计算尖峰电流的平均值,可以近似地把电源的尖峰电流视为三角波,并认为尖峰电流的持续时间等于传输延迟时间 t_{PLH} ,如图 2.4.19 所示。图中的 T 为信号重复周期。




图 2.4.19 电源尖峰电流的近似波形

一个周期内尖峰脉冲的平均值为

$$I_{\text{PAV}} = \frac{\frac{1}{2}(I_{\text{CCM}} - I_{\text{CCL}})t_{\text{PLH}}}{T} \quad (2.4.10)$$

或以脉冲重复频率 $f = \frac{1}{T}$ 表示为

$$I_{\text{PAV}} = \frac{1}{2} \cdot f \cdot t_{\text{PLH}} \cdot (I_{\text{CCM}} - I_{\text{CCL}}) \quad (2.4.11)$$

如果每个周期中输出高、低电平的持续时间相等,在考虑电源动态尖峰电流的影响之后,电源电流的平均值将为

$$I_{\text{CCAV}} = \frac{1}{2}(I_{\text{CCH}} + I_{\text{CCL}}) + \frac{1}{2}f \cdot t_{\text{PLH}} \cdot (I_{\text{CCM}} - I_{\text{CCL}}) \quad (2.4.12)$$

【例 2.4.3】 若 74 系列 TTL 反相器的电路参数如图 2.4.1 所给出,并知 $t_{\text{PLH}} = 15\text{ns}$,试计算在 $f = 5\text{MHz}$ 的矩形波输入电压信号作用下电源电流的平均值。输入电压信号的占空比(高电平持续时间与周期之比)为 50%。

解: 在图 2.4.1 电路参数下,根据式(2.4.7)、(2.4.8)和(2.4.9)已计算出 $I_{\text{CCL}} = 3.4\text{mA}$, $I_{\text{CCH}} = 1\text{mA}$, $I_{\text{CCM}} = 34.7\text{mA}$ 。将这些数值及给定的 f 、 t_{PLH} 值代入式(2.4.12)得到

$$\begin{aligned} I_{\text{CCAV}} &= \left[\frac{1}{2}(1 + 3.4) + \frac{1}{2} \times 5 \times 10^6 \times 15 \times 10^{-9} \times (34.7 - 3.4) \right] \text{mA} \\ &= (2.2 + 1.17) \text{mA} \\ &= 3.37 \text{mA} \end{aligned}$$

这个结果比单纯地用 I_{CCH} 和 I_{CCL} 平均所得到的数值增加了 53%。由此可见,在工作频率较高时不能忽视尖峰电流对电源平均电流的影响。

2.4.4 其他类型的 TTL 门电路

一、其他逻辑功能的门电路

为便于实现各种不同的逻辑函数,在门电路的定型产品中除了反相器以外还有与门、或门、与非门、或非门、与或非门和异或门几种常见的类型。尽管它们逻辑功能各异,但输入端、端出端的电路结构形式与反相器基本相同,因此前面所讲的反相器的输入特性和输出特性对这些门电路同样适用。

1. 与非门

图 2.4.20 是 74 系列与非门的典型电路。它与图 2.4.1 反相器电路的区别在于输入端改成了多发射极三极管。

多发射极三极管的结构如图 2.4.21(a)所示。它的基区和集电区是共用




图 2.4.20 TTL 与非门电路

的,而在 P 型的基区上制作了两个(或多个)高掺杂的 N 型区,形成两个互相独立的发射极。我们可以把多发射极三极管看作两个发射极独立而基极和集电极分别并联在一起的三极管,如图 2.4.21(b)所示。




图 2.4.21 多发射极三极管
(a) 结构示意图 (b) 符号及等效电路

在图 2.4.20 的与非门电路中,只要 A 、 B 当中有一个接低电平,则 T_1 必有一个发射结导通,并将 T_1 的基极电位钳在 0.9V (假定 $V_{IL} = 0.2\text{V}$, $v_{BE} = 0.7\text{V}$)。这时 T_2 和 T_3 都不导通,输出为高电平 V_{OH} 。只有当 A 、 B 同时为高电平时, T_2 和 T_3 才同时导通,并使输出为低电平 V_{OL} 。因此, Y 和 A 、 B 之间为与非关系,即 $Y = \overline{A \cdot B}$ 。

可见, TTL 电路中的与逻辑关系是利用 T_1 的多发射极结构实现的。

与非门输出电路的结构和电路参数与反相器相同, 所以反相器的输出特性也适用于与非门。

在计算与非门每个输入端的输入电流时, 应根据输入端的不同工作状态区别对待。在把两个输入端并联使用时, 由图 2.4.20 中可以看出, 低电平输入电流仍可按式(2.4.3)计算, 所以和反相器相同。而输入接高电平时, e_1 和 e_2 分别为两个倒置三极管的等效集电极, 所以总的输入电流为单个输入端的高电平输入电流的两倍。

如果 A 、 B 一个接高电平而另一个接低电平, 则低电平输入电流与反相器基本相同, 而高电平输入电流比反相器的略大一些。

2. 或非门

或非门的典型电路如图 2.4.22 所示。




图 2.4.22 TTL 或非门电路

图中 T'_1 、 T'_2 和 R'_1 所组成的电路和 T_1 、 T_2 、 R_1 组成的电路完全相同。当 A 为高电平时, T_2 和 T_3 同时导通, T_4 截止, 输出 Y 为低电平。当 B 为高电平时, T'_2 和 T'_3 同时导通而 T_4 截止, Y 也是低电平。只有 A 、 B 都为低电平时, T_2 和 T'_2 同时截止, T_3 截止而 T_4 导通, 从而使输出成为高电平。因此, Y 和 A 、 B 间为或非关系, 即 $Y = \overline{A + B}$ 。

可见, 或非门中的或逻辑关系是通过将 T_2 和 T'_2 两个三极管的输出端并联来实现的。

由于或非门的输入端和输出端电路结构与反相器相同, 所以输入特性和输出特性也和反相器一样。

3. 与或非门

若将图 2.4.22 或门电路中的每个输入端改用多发射极三极管, 就得到了

图 2.4.23 所示的与或非门电路。




图 2.4.23 TTL 与或非门

由图可见,当 A 、 B 同时为高电平时, T_2 、 T_3 导通而 T_4 截止,输出 Y 为低电平。同理,当 C 、 D 同时为高电平时, T_2 、 T_3 导通而 T_4 截止,也使 Y 为低电平。只有 A 、 B 和 C 、 D 每一组输入都不同时为高电平时, T_2 和 T_3 同时截止,使 T_4 截止而 T_5 导通,输出 Y 为高电平。因此, Y 和 A 、 B 及 C 、 D 间是与或非关系,即 $Y = \overline{A \cdot B + C \cdot D}$ 。

4. 异或门

异或门典型的电路结构如图 2.4.24 所示。




图 2.4.24 TTL 异或门

图中虚线以右部分和或非门的倒相级、输出级相同,只要 T_6 和 T_7 当中有一个基极为高电平,都能使 T_6 截止、 T_9 导通,输出为低电平。

若 A 、 B 同时为高电平,则 T_6 、 T_9 导通而 T_8 截止,输出为低电平。反之,若 A 、 B 同时为低电平,则 T_4 和 T_5 同时截止,使 T_7 和 T_9 导通而 T_8 截止,输出也为低电平。

当 A 、 B 不同时(即一个是高电平而另一个是低电平), T_1 正向饱和导通、 T_6 截止。同时,由于 A 、 B 中必有一个是高电平,使 T_4 、 T_5 中有一个导通,从而使 T_7 截止。 T_6 、 T_7 同时截止以后, T_8 导通、 T_9 截止,故输出为高电平。因此, Y 和 A 、 B 间为异或关系,即 $Y = A \oplus B$ 。

与门、或门电路是在与非门、或非门电路的基础上于电路内部增加一级反相级所构成的。因此,与门、或门的输入电路及输出电路和与非门、或非门的相同。这两种门电路的具体电路和工作原理就不一一介绍了。

二、集电极开路的门电路(OC门)

虽然推拉式输出电路结构具有输出电阻很低的优点,但使用时有一定的局限性。首先,我们不能把它们的输出端并联使用。由图 2.4.25 可见,倘若一个门的输出是高电平而另一个门的输出是低电平,则输出端并联以后必然有很大的负载电流同时流过这两个门的输出级。这个电流的数值将远远超过正常工作电流,可能使门电路损坏。

其次,在采用推拉式输出级的门电路中,电源一经确定(通常规定工作在 $+5V$),输出的高电平也就固定了,因而无法满足对不同输出高低电平的需要。此外,推拉式电路结构也不能满足驱动较大电流,较高电压的负载的要求。

克服上述局限性的方法就是把输出级改为集电极开路的三极管结构,做成集电极开路的门电路(Open Collector Gate),简称 OC 门。

图 2.4.26 给出了 OC 门的电路结构和图形符号。这种门电路在工作时需要外接负载电阻和电源。只要电阻的阻值和电源电压的数值选择得当,就能够做到既保证输出的高、低电平符合要求,输出端三极管的负载电流又不过大。

图 2.4.27 是将两个 OC 结构与非门输出并联的例子。由图可知,只有 A 、 B 同时为高电平时 T_5 才导通, Y_1 输出低电平,故 Y_1




图 2.4.25 推拉式输出级并联的情况




图 2.4.26 集电极开路与非门的电路和图形符号

$= \overline{A \cdot B}$ 。同理, $Y_2 = \overline{C \cdot D}$ 。现将 Y_1 、 Y_2 两条输出线直接接在一起, 因而只要 Y_1 、 Y_2 有一个是低电平, Y 就是低电平。只有 Y_1 、 Y_2 同时为高电平时, Y 才是高电平, 即 $Y = Y_1 \cdot Y_2$ 。 Y 和 Y_1 、 Y_2 之间的这种连接方式称为“线与”, 在逻辑图中用方框表示。因为

$$Y = Y_1 \cdot Y_2 = \overline{A \cdot B} \cdot \overline{C \cdot D} = \overline{AB + CD}$$




图 2.4.27 OC 门输出并联的接法及逻辑图

所以将两个 OC 结构的与非门线与连接即可得到与或非的逻辑功能。

由于 T_3 和 T'_3 同时截止时输出的高电平为 $V_{OH} = V'_{CC}$, 而 V'_{CC} 的电压数值可以不同于门电路本身的电源 V_{CC} , 所以只要根据要求选择 V'_{CC} 的大小, 就可以得到所需的 V_{OH} 值。

另外, 有些 OC 门的输出管设计得尺寸较大, 足以承受较大电流和较高电压。例如 SN7407 输出管允许的最大负载电流为 40mA, 截止时耐压 30V, 足以直接驱动小型继电器。

下面简要地介绍一下 OC 门外接负载电阻的计算方法。在图 2.4.28 电路中,假定将 n 个 OC 门的输出端并联使用,负载是 m 个 TTL 与非门的输入端。

当所有 OC 门同时截止时,输出为高电平。为保证高电平不低于规定的 V_{OH} 值,显然 R_L 不能选得过大。据此便可列出计算 R_L 最大值的公式

$$R_{L(max)} = \frac{V'_{CC} - V_{OH}}{nI_{OH} + mI_{IH}} \quad (2.4.13)$$




图 2.4.28 计算 OC 门负载电阻
最大值的工作状态




图 2.4.29 计算 OC 门负载电阻
最小值的工作状态

式中 V'_{CC} 是外接电源电压, I_{OH} 是每个 OC 门输出三极管截止时的漏电流, I_{IH} 是负载门每个输入端的高电平输入电流。图中标出了此时各个电流的实际流向。

当 OC 门中只有一个导通时,电流的实际流向如图 2.4.29 所示。因为这时负载电流全部都流入导通的那个 OC 门,所以 R_L 值不可太小,以确保流入导通 OC 门的电流不至超过最大允许的负载电流 I_{LM} 。由此得到计算 R_L 最小值的公式为

$$R_{L(min)} = \frac{V'_{CC} - V_{OL}}{I_{LM} - m'I_{IL}} \quad (2.4.14)$$

其中 V_{OL} 是规定的输出低电平, m' 是负载门的数目, I_{IL} 是每个负载门的低电平输入电流。(如果负载门为或非门,则 m' 应为输入端数。)

最后选定的 R_L 值应介于式(2.4.13)和式(2.4.14)所规定的最大值与最小值之间。

除了与非门和反相器以外,与门、或门、或非门等都可以做成集电极开路的输出结构,而且外接负载电阻的计算方法也相同。

【例 2.4.4】 试为图 2.4.30 电路中的外接负载电阻 R_L 选定合适的阻值。

已知 G_1 、 G_2 为 OC 门, 输出管截止时的漏电流为 $I_{OH} = 200\mu A$, 输出管导通时允许的最大负载电流为 $I_{LM} = 16mA$ 。 G_3 、 G_4 和 G_5 均为 74 系列与非门, 它们的低电平输入电流为 $I_{IL} = 1mA$, 高电平输入电流为 $I_{IH} = 40\mu A$ 。 给定 $V'_{CC} = 5V$, 要求 OC 门输出的高电平 $V_{OH} \geq 3.0V$, 低电平 $V_{OL} \leq 0.4V$ 。

解: 根据式(2.4.13)得

$$R_{L(max)} = \frac{V'_{CC} - V_{OH}}{nI_{OH} + mI_{IH}} \\ = \frac{5 - 3}{2 \times 0.2 + 9 \times 0.04} k\Omega = 2.63 k\Omega$$

又由式(2.4.13)可得到

$$R_{L(min)} = \frac{V'_{CC} - V_{OL}}{I_{LM} - m'I_{IL}} \\ = \frac{5 - 0.4}{16 - 3 \times 1} k\Omega \\ = 0.35k\Omega$$

选定的 R_L 值应在 $2.63k\Omega$ 与 $0.35k\Omega$ 之间, 故取

$$R_L = 1k\Omega。$$




图 2.4.30 例 2.4.4 的电路

三、三态输出门电路(TS 门)

三态输出门(Three-State Output Gate, 简称 TS 门)是在普通门电路的基础上附加控制电路而构成的。

图 2.4.31 给出了三态门的电路结构图及图形符号。其中图(a)电路的控制端 EN 为高电平时($EN=1$), P 点为高电平, 二极管 D 截止, 电路的工作状态和普通的与非门没有区别。这时 $Y = \overline{A \cdot B}$, 可能是高电平也可能是低电平, 视 A 、 B 的状态而定。而当控制端 EN 为低电平时($EN=0$), P 点为低电平, T_5 截止。同时, 二极管 D 导通, T_4 的基极电位被钳在 $0.7V$, 使 T_4 截止。由于 T_4 、 T_5 同时截止, 所以输出端呈高阻状态。这样输出端就有三种可能出现的状态: 高阻、高电平、低电平, 故将这种门电路叫做三态输出门。

因为图 2.4.31(a)电路在 $EN=1$ 时为正常的与非工作状态, 所以称为控制端高电平有效。而在图 2.4.31(b)电路中, $\overline{EN}=0$ 时为工作状态, 故称这个电路为控制端低电平有效。

在一些复杂的数字系统(例如微型计算机)中, 为了减少各个单元电路之间连线的数目, 希望能在同一条导线上分时传递若干个门电路的输出信号。这时




图 2.4.31 三态输出门的电路图和图形符号

(a) 控制端高电平有效 (b) 控制端低电平有效

可采用图 2.4.32 所示的连接方式。图中 $G_1 \sim G_n$ 均为三态与非门。只要在工作时控制各个门的 EN 端轮流等于 1, 而且任何时候仅有一个等于 1, 就可以把各个门的输出信号轮流送到公共的传输线——总线上而互不干扰。这种连接方式称为总线结构。

三态输出门还经常做成单输入、单输出的总线驱动器, 并且输入与输出有同相和反相两种类型。




图 2.4.32 用三态输出门接成总线结构




图 2.4.33 用三态输出门实现数据的双向传输

利用三态输出门电路还能实现数据的双向传输。在图 2.4.33 电路中, 当

$EN=1$ 时 G_1 工作而 G_2 为高阻态, 数据 D_0 经 G_1 反相后送到总线上去。当 $EN=0$ 时 G_2 工作而 G_1 为高阻态, 来自总线的的数据经 G_2 反相后由 \bar{D}_1 送出。

2.4.5 TTL 电路的改进系列

为满足用户在工作速度和降低功耗这两方面的要求, 继上述的 74 系列之后, 又相继研制和生产了 74H 系列、74S 系列、74LS 系列、74AS 系列和 74ALS 系列等改进的 TTL 电路。现将这几种改进系列在电路结构和电气特性上的特点分述如下。

一、74H 系列

74H 系列又称高速系列。图 2.4.34 是 74H 系列与非门(74H00)的电路结构图。为了提高电路的开关速度, 减小传输延迟时间, 在电路结构上采取了两项改进措施。一是在输出级采用了达林顿结构, 用 T_3 和 T_4 组成的复合三极管代替原来的 T_4 ; 二是将所有电阻的阻值普遍降低了将近一倍。




图 2.4.34 74H 系列与非门(74H00)的电路结构

采用达林顿结构进一步减小了门电路输出高电平时的输出电阻, 从而提高了对负载电容的充电速度。减小了电路中各个电阻的阻值以后, 不仅缩短了电路中各节点电位的上升时间和下降时间, 也加速了三极管的开关过程。因此, 74H 系列门电路的平均传输延迟时间比 74 系列门电路缩短了一半, 通常在 10ns 以内。

减小电阻阻值带来的不利影响是增加了电路的静态功耗。74H 系列门电路的电源平均电流约为 74 系列门电路的两倍。这就是说, 74H 系列工作速度的提高是用增加功耗的代价换取的。因此, 74H 系列的改进效果不够理想。

二、74S 系列

74S 系列又称肖特基系列。

通过对 74 系列门电路动态过程的分析看到,三极管导通时工作在深度饱和状态是产生传输延迟时间的一个主要原因。如果能使三极管导通时避免进入深度饱和状态,那么传输延迟时间将大幅度减小。为此,在 74S 系列的门电路中,采用了抗饱和三极管(或称为肖特基三极管)。

抗饱和三极管是由普通的双极型三极管和肖特基势垒二极管(Schottky Barrier Diode,简称 SBD)组合而成的,如图 2.4.35 所示。

和普通的 PN 结型二极管不同,肖特基势垒二极管是由金属和半导体接触而形成的。它的制造工艺和 TTL 电路的常规工艺是完全相容的,以至无需增加工艺步骤即可得到 SBD。由图 2.4.36 可见,为了获得铝-N 型硅接触的 SBD,只需在制作基极的铝引线时把它延伸到 N 型的集电区半导体上就行了。而且,这个 SBD 的极性也恰好是基极一侧为正、集电极一侧为负。




图 2.4.35 抗饱和三极管




图 2.4.36 肖特基势垒二极管的结构

由于 SBD 的开启电压很低,只有 $0.3 \sim 0.4\text{V}$,所以当三极管的 $b-c$ 结进入正向偏置以后,SBD 首先导通,并将 $b-c$ 结的正向电压钳在 $0.3 \sim 0.4\text{V}$ 。此后,从基极注入的过驱动电流从 SBD 流走,从而有效地制止了三极管进入深度饱和状态。

图 2.4.37 是 74S 系列与非门(74S00)的电路结构图。其中 T_1 、 T_2 、 T_3 、 T_5 和 T_6 都是抗饱和三极管。因为 T_4 的 $b-c$ 结不会出现正向偏置,亦即不会进入饱和状态,所以不必改用抗饱和三极管。电路中仍采用了较小的电阻阻值(与 74H 系列相当)。

电路结构的另一个特点是用 T_6 、 R_B 和 R_C 组成的有源电路代替了 74H 系列中的电阻 R_3 ,为 T_5 管的发射结提供了一个有源泄放回路。当 T_2 由截止变为导通的瞬间,由于 T_6 的基极回路中串接了电阻 R_B ,所以 T_5 的基极必然先于 T_6 的基极导通,使 T_2 发射极的电流全部流入 T_5 的基极,从而加速了 T_5 的导通过程。而在稳态下,由于 T_6 导通后产生的分流作用,减少了 T_5 的基极电流,也

就减轻了 T_5 的饱和程度,这又有利于加快 T_5 从导通变为截止的过程。

当 T_2 从导通变为截止以后,因为 T_6 仍处于导通状态,为 T_5 的基极提供了一个瞬间的低内阻泄放回路,使 T_5 得以迅速截止。因此,有源泄放回路的存在缩短了门电路的传输延迟时间。




图 2.4.37 74S 系列与非门(74S00)的电路结构




图 2.4.38 74S 系列反相器的电压传输特性

此外,引进有源泄放电路还改善了门电路的电压传输特性。因为 T_2 的发射结必须经 T_5 或 T_6 的发射结才能导通,所以不存在 T_2 导通而 T_5 尚未导通的阶段,而这个阶段正是产生电压传输特性线性区的根源,因此 74S 系列门电路的电压传输特性上没有线性区,更接近于理想的开关特性,如图 2.4.38 所示。从图上可以看到,74S 系列门电路的阈值电压比 74 系列要低一些。这是因为 T_1 为抗饱和三极管,它的 $b-c$ 间存在 SBD,所以 T_5 开始导通所需要的输入电压比 74 系列门电路要低一点。

采用抗饱和三极管和减小电路中电阻的阻值也带来了一些缺点。首先是电路的功耗加大了。其次,由于 T_5 脱离了深度饱和状态,导致了输出低电平升高(最大值可达 0.5V 左右)。

三、74LS 系列

性能比较理想的门电路应该工作速度既快,功耗又小。然而从上面的分析中可以发现,缩短传输延迟时间和降低功耗对电路提出来的要求往往是互相矛盾的。因此,只有用传输延迟时间和功耗的乘积(Delay - Power Product, 简称延迟 - 功耗积,或 dp 积)才能全面评价门电路性能的优劣。延迟 - 功耗积越小,电路的综合性能越好。

为了得到更小的延迟 - 功耗积,在兼顾功耗与速度两方面的基础上又进一步开发了 74LS 系列(也称为低功耗肖特基系列)。

图 2.4.39 是 74LS 系列与非门(74LS00)的典型电路。为了降低功耗,大幅度地提高了电路中各个电阻的阻值。同时,将 R_5 原来接地的一端改接到输出端,以减小 T_3 导通时 R_5 上的功耗。74LS 系列门电路的功耗仅为 74 系列的五分之一,74H 系列的十分之一。为了缩短传输延迟时间、提高开关工作速度,延用了 74S 系列提高工作速度的两个方法——使用抗饱和三极管和引入有源泄放电路。同时,还将输入端的多发射极三极管用 SBD 代替^①,因为这种二极管没有电荷存储效应,有利于提高工作速度。此外,为进一步加速电路开关状态的转换过程,又接入了 D_3 、 D_4 这两个 SBD。当输出端由高电平跳变为低电平时, D_4 经 T_2 的集电极和 T_3 的基极为输出端的负载电容提供了另一条放电回路,既加快了负载电容的放电速度,又为 T_3 管增加了基极驱动电流,加速了 T_3 的导通过程。同时, D_3 也通过 T_2 为 T_4 的基极提供一个附加的低内阻放电通路,使 T_4 更快地截止,这也有利于缩短传输延迟时间。由于采用了这一系列的措施,虽然电阻阻值增大了很多,但传输延迟时间仍可达到 74 系列的水平。74LS 系列的延迟-功耗积是 TTL 电路上述四种系列中最小的一种,仅为 74 系列的五分之一,74S 系列的三分之一。




图 2.4.39 74LS 系列与非门(74LS00)的电路结构

74LS 系列门电路的电压传输特性也没有线性区,而且阈值电压要比 74 系列低,约为 1V 左右。

四、74AS 和 74ALS 系列

74AS 系列是为了进一步缩短传输延迟时间而设计的改进系列。它的电路

^① 严格地讲,74LS 系列属于 DTL 电路,因为它的输入端不是三极管结构,而是二极管结构。

结构与 74LS 系列相似,但是电路中采用了很低的电阻阻值,从而提高了工作速度。它的缺点是功耗较大,比 74S 系列的功耗还略大一些。

74ALS 系列是为了获得更小的延迟-功耗积而设计的改进系列,它的延迟-功耗积是 TTL 电路所有系列中最小的一种。为了降低功耗,电路中采用了较高的电阻阻值。同时,通过改进生产工艺缩小了内部各个器件的尺寸,获得了减小功耗、缩短延迟时间的双重收效。此外,在电路结构上也作了局部的改进。

五、54、54H、54S、54LS 系列

54 系列的 TTL 电路和 74 系列电路具有完全相同的电路结构和电气性能参数。所不同的是 54 系列比 74 系列的工作温度范围更宽,电源允许的工作范围也更大。74 系列的工作环境温度规定为 $0 \sim 70^{\circ}\text{C}$,电源电压工作范围为 $5\text{V} \pm 5\%$;而 54 系列的工作环境温度为 $-55 \sim +125^{\circ}\text{C}$,电源电压工作范围为 $5\text{V} \pm 10\%$ 。

54H 与 74H、54S 与 74S 以及 54LS 与 74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同,就像 54 系列和 74 系列的区别那样。

表 2.4.1 不同系列 TTL 门电路的性能比较

	74/54	74H/54H	74S/54S	74LS/54LS	74AS/54AS	74ALS/54ALS
t_{pd} (ns)	10	6	4	10	1.5	4
P /每门 (mW)	10	22.5	20	2	20	1
dp 积 (ns·mW)	100	135	80	20	30	4

为便于比较,现将不同系列 TTL 门电路的延迟时间、功耗和延迟-功耗积(dp 积)列于表 2.4.1 中。

在不同系列的 TTL 器件中,只要器件型号的后几位数码一样,则它们的逻辑功能、外形尺寸、引脚排列就完全相同。例如 7420、74H20、74S20、74LS20、74ALS20 都是双 4 输入与非门(内部有两个 4 输入端的与非门),都采用 14 条引脚双列直插式封装,而且输入端、输出端、电源、地线的引脚位置也是相同的。

*2.5 其他类型的双极型数字集成电路

在双极型的数字集成电路中,除了 TTL 电路以外,还有二极管-三极管逻辑(Diode-Transistor Logic,简称 DTL)、高阈值逻辑(High Threshold Logic,简称 HTL)、发射极耦合逻辑(Emitter Coupled Logic,简称 ECL)和集成注入逻辑

(Integrated Injection Logic, 简称 I^2L) 等几种逻辑电路。

DTL 是早期采用的一种电路结构形式, 它的输入端是二极管结构而输出端是三极管结构。因为它的工作速度比较低, 所以不久便被 TTL 电路取代了。

HTL 电路的特点是阈值电压比较高。当电源电压为 15V 时, 阈值电压达 7~8V。因此, 它的噪声容限比较大, 有较强的抗干扰能力。HTL 电路的主要缺点是工作速度比较低, 所以多用在对工作速度要求不高而对抗干扰性能要求较高的一些工业控制设备中。目前它已几乎完全为 CMOS 电路所取代。

下面仅对 ECL 和 I^2L 两种电路的工作原理和主要特点作简略介绍。

2.5.1 ECL 电路

一、ECL 电路的结构与工作原理

ECL 是一种非饱和型的高速逻辑电路。图 2.5.1 为 ECL 或/或非门的典型电路和逻辑符号。因为图中 T_5 管的输入信号是通过发射极电阻 R_E 耦合过来的, 所以把这种电路叫做发射极耦合逻辑电路。




图 2.5.1 ECL 或/或非门的电路及逻辑符号

这个电路可以按图中的虚线所示划分成三个组成部分：电流开关、基准电压源和射极输出电路。

正常工作时取 $V_{EE} = -5.2V$, $V_{CC1} = V_{CC2} = 0V$, T_5 管发射极给出的基准电压 $V_{BB} = -1.3V$, 输入信号的高低电平各为 $V_{IH} = -0.92V$, $V_{IL} = -1.75V$ 。

当全部输入端同时接低电平时, $T_1 \sim T_4$ 的基极都是 $-1.75V$, 而此时 T_5 的基极电平更高些 ($-1.3V$), 故 T_5 导通并将发射极电平钳在 $v_E = V_{BB} - V_{BE} = -2.07V$ (假定发射结的正向导通压降为 $0.77V$)。这时 $T_1 \sim T_4$ 的发射结上只有 $0.32V$, 故 $T_1 \sim T_4$ 同时截止, v_{C1} 为高电平而 v_{C2} 为低电平。

当输入端有一个(假定为 A)接至高电平时, T_1 的基极为 $-0.92V$, 高于 V_{BE} , 所以 T_1 一定导通, 并将发射极电平钳在 $v_E = v_1 - V_{BE} = -1.69V$ 。此时加到 T_5 发射结上的电压只有 $0.4V$, 故 T_5 截止, v_{C1} 为低电平而 v_{C2} 为高电平。

由于 $T_1 \sim T_4$ 的输出回路是并联在一起的, 所以只要其中有一个输入端接高电平, 就能使 v_{C1} 为低电平而 v_{C2} 为高电平。因此, v_{C1} 与各输入端之间的逻辑关系是或非, v_{C2} 与各输入端之间的逻辑关系是或。

然而在图 2.5.1 给定的参数下, v_{C1} 和 v_{C2} 的高、低电平不等于输入信号的高、低电平, 因而无法直接作为下一级门电路的输入信号。为此, 又在电路的输出端增设了由 T_7 和 T_8 组成的两个射极输出电路, 以便把 v_{C1} 和 v_{C2} 的高、低电平转换成 $-0.92V$ 和 $-1.75V$ 。

基准电压源是由 T_6 组成的射极输出电路, 它为 T_5 的基极提供固定的基准电平。为了补偿 V_{BE6} 的温度飘移, 还在 T_6 的基极回路里接入了两个二极管 D_1 和 D_2 。

图中的 R_L 为外接的负载电阻, V_{PU} 为牵引电源。 V_{PU} 可以取成 V_{EE} , 也可以取不同于 V_{EE} 的数值。

图 2.5.2 是图 2.5.1 ECL 或/或非门的电压传输特性。曲线的转折区发生在 $v_1 = -1.2 \sim -1.4V$ 的地方。转折区的中点在 $v_1 = V_{BE}$ 处, 这时 v_{C1} 与 v_{C2} 基本相等, 因而 v_{O1} 与 v_{O2} 也相差无几。




图 2.5.2 ECL 或/或非门的电压传输特性

二、ECL 电路的主要特点

与 TTL 电路相比, ECL 电路有如下几个优点:

第一, ECL 电路是目前各种数字集成电路中工作速度最快的一种。根据图

2.5.1 中的电路参数不难算出, $T_1 \sim T_4$ 导通时集电结电压 $V_{CB} \approx 0V$, T_5 导通时集电结电压 $V_{CB} \approx 0.3V$, 即导通时均未进入饱和状态, 这就从根本上消除了由于饱和导通而产生的电荷存储效应。同时, 由于电路中电阻阻值取得很小, 逻辑摆幅(高、低电平之差)又低, 从而有效地缩短了电路各节点电位的上升时间和下降时间。目前 ECL 门电路的传输延迟时间已能缩短至 $0.1ns$ 以内。

第二, 因为输出端采用了射极输出结构, 所以输出内阻很低, 带负载能力很强。国产 CE10K 系列门电路的扇出系数(能驱动同类门电路的数目)达 90 以上。

第三, 由于 i_{C1-4} 和 i_{C5} 的大小设计得近乎相等, 所以在电路开关过程中电源电流变化不大, 电路内部的开关噪声很低。

第四, ECL 电路多设有互补的输出端, 同时还可以直接将输出端并联以实现线或逻辑功能, 因而使用时十分方便、灵活。

然而 ECL 电路的缺点也是很突出的, 这主要表现在:

第一, 功耗大。由于电路里的电阻阻值都很小, 而且三极管导通时又工作在非饱和状态, 所以功耗很大。每个门的平均功耗可达 $100mW$ 以上。从一定的意义上说, 可以认为 ECL 电路的高速度是用多消耗功率的代价换取的。而且, 功耗过大也严重地限制了集成度的提高。

第二, 输出电平的稳定性较差。因为电路中的三极管导通时处于非饱和状态, 而且输出电平又直接与 T_7 、 T_8 的发射结压降有关, 所以输出电平对电路参数的变化以及环境温度的改变都比较敏感。

第三, 噪声容限比较低。ECL 电路的逻辑摆幅只有 $0.8V$, 直流噪声容限仅 $200mV$ 左右, 因此抗干扰能力较差。

目前 ECL 电路的产品只有中、小规模集成电路, 主要用在高速、超高速的数字系统和设备当中。

2.5.2 I^2L 电路

为了提高集成度以满足制造大规模集成电路的需要, 不仅要求每个逻辑单元的电路结构非常简单, 而且要求降低单元电路的功耗。显然, 无论 TTL 电路还是 ECL 电路都不具备这两个条件。而 70 年代初研制成功的 I^2L 电路则具备了电路结构简单、功耗低的特点, 因而特别适于制成大规模集成电路。

一、 I^2L 电路的结构与工作原理

I^2L 电路的基本单元是由一只多集电极三极管构成的反相器, 反相器的偏流由另一只三极管提供。图 2.5.3 给出了 I^2L 基本逻辑单元的结构示意图和电路的表示方法。图(a)中虚线右边部分是作为反相器用的多集电极纵向 NPN 型三极管 T, 左边部分的横向 PNP 型三极管 T' 用于为反相器提供基极偏流 I_0 。




图 2.5.3 I^2L 电路的基本逻辑单元
(a) 结构和电路图 (b) 简化的电路图

由于 T' 的基极接地而发射极接到固定的电源 V_I 上, 所以它工作在恒流状态。电源 V_I 向 T' 的发射极注入电流, 然后经 T' 的集电极送到三极管 T 的基极去。因此, 把 e' 叫做注入端, 把这种电路叫做集成注入逻辑电路。为了画图的方便, 常常使用图 2.5.3(b) 所示的简化画法, 即用恒流源 I_0 代替 T' , 有时连这个恒流源也省略不画。在实际的电路中, PNP 管也做成多集电极形式, 以使用同一只多集电极的 PNP 管驱动多只 NPN 三极管。

NPN 管的基极作为信号输入端, 当输入电压 $v_I = 0$ 时, I_0 从输入端流出, T 截止, c_1 、 c_2 、 c_3 输出高电平(这里假定 c_1 、 c_2 、 c_3 分别经过负载电阻接至正电源)。反之, 当输入端悬空或经过大电阻接地时, T 饱和导通, c_1 、 c_2 、 c_3 输出低电平。可见, 任何一个输出端与输入端之间都是反相的逻辑关系。

I^2L 电路的这种多集电极输出结构在构成复杂的逻辑电路时十分方便。我们可以通过线与方式把几个门的输出端并联, 以获得所需要的逻辑功能。图 2.5.4 中给出了 I^2L 电路或/或非门的电路图。




图 2.5.4 I^2L 或/或非门电路

二、 I^2L 电路的主要特点

I^2L 电路的优点突出地表现在以下几个方面:

第一,它的电路结构简单。从上面的讨论中可以看到, I^2L 的基本逻辑单元仅包含一个 NPN 管和一个 PNP 管,而 PNP 管又能作成多集电极形式为许多单元电路所共用。同时,电路中没有电阻元件,这样既节省了所占的硅片面积又降低了电路的功耗。

此外,由于采用了图 2.5.3(a)所示的并合三极管结构(即在半导体硅片的同一区域里同时制作 NPN 和 PNP 三极管而互相间不需要任何隔离和连线),进一步缩小了每个单元电路所占的面积。因此,也将 I^2L 电路称做并合三极管逻辑(Merged Transistor Logic, 简称 MTL)电路。

第二,各逻辑单元之间不需要隔离。从图 2.5.4 可以看到, I^2L 电路中所有单元的 NPN 管的发射极是接在一起的。在制作这些单元电路时,只需在公共的 N 型衬底上分别制作一个个的 P 型区,再于每个 P 型区上制作几个 N 型区就行了。这样不仅简化了工艺,又节省了在单元之间设置隔离槽所占用的硅片面积。

第三, I^2L 电路能够在低电压、微电流下工作。由图 2.5.3(a)可知,只要电压 V_j 大于 T' 的饱和导通压降 $V'_{CE(sat)}$ 和 T 的发射结导通压降 V_{BE} 之和,电路就可以工作。因此, I^2L 电路的最低工作电压为

$$V_{j(min)} = V'_{CE(sat)} + V_{BE} \approx 0.7 \sim 0.8V$$

即可以工作在 1V 以下的电源电压下工作。

I^2L 反相器的工作电流可小于 1nA,是目前双极型数字集成电路中功耗最低的一种。它的集成度可达到 500 门/mm² 以上。

I^2L 电路也有两个严重的缺点:

第一,抗干扰能力较差。 I^2L 电路的输出信号幅度比较小,通常在 0.6V 左右,所以噪声容限低,抗干扰能力也就很差了。

第二,开关速度较慢。因为 I^2L 电路属于饱和型逻辑电路,这就限制了它的工作速度。 I^2L 反相器的传输延迟时间可达 20~30ns。

为了弥补在速度方面的缺陷,对 I^2L 电路不断地作了改进。通过改进电路和制造工艺已成功地把每级反相器的传输延迟时间缩短到了几纳秒。另外,利用 I^2L 与 TTL 电路在工艺上的兼容性,可以直接在 I^2L 大规模集成电路芯片上制作与 TTL 电平相兼容的接口电路,这就有效地提高了电路的抗干扰能力。

目前 I^2L 电路主要用于制作大规模集成电路的内部逻辑电路,很少用来制作中、小规模集成电路产品。

2.6 CMOS 门电路

2.6.1 CMOS 反相器的工作原理

一、电路结构

CMOS 反相器的基本电路结构形式为图 2.6.1 所示的有源负载反相器。其中 T_1 是 P 沟道增强型 MOS 管, T_2 是 N 沟道增强型 MOS 管。

如果 T_1 和 T_2 的开启电压分别为 $V_{GS(th)P}$ 和 $V_{GS(th)N}$, 同时令 $V_{DD} > V_{GS(th)N} + |V_{GS(th)P}|$, 那么当 $v_i = V_{IL} = 0$ 时, 有

$$\begin{cases} |v_{GS1}| = V_{DD} > |V_{GS(th)P}| & (\text{且 } v_{GS1} \text{ 为负}) \\ v_{GS2} = 0 < V_{GS(th)N} \end{cases}$$




图 2.6.1 CMOS 反相器

(a) 结构示意图

(b) 电路图

故 T_1 导通, 而且导通内阻很低(在 $|v_{GS1}|$ 足够大时可小于 $1k\Omega$); 而 T_2 截止, 内阻很高(可达 $10^8 \sim 10^9 \Omega$)。因此, 输出为高电平 V_{OH} , 且 $V_{OH} \approx V_{DD}$ 。

当 $v_i = V_{OH} = V_{DD}$ 时, 则有

$$\begin{cases} v_{GS1} = 0 < |V_{GS(th)P}| \\ v_{GS2} = V_{DD} > V_{GS(th)N} \end{cases}$$

故 T_1 截止而 T_2 导通, 输出为低电平 V_{OL} , 且 $V_{OL} \approx 0$ 。

可见, 输出与输入之间为逻辑非的关系。

无论 v_i 是高电平还是低电平 T_1 和 T_2 总是工作在一个导通而另一个截止

的状态,即所谓互补状态,所以把这种电路结构形式称为互补对称式金属-氧化物-半导体电路(Complementary-Symmetry Metal-Oxide-Semiconductor Circuit,简称CMOS电路)。

由于静态下无论 v_i 是高电平还是低电平 T_1 和 T_2 总有一个是截止的,而且截止内阻又极高,流过 T_1 和 T_2 的静态电流极小,因而CMOS反相器的静态功耗极小。这是CMOS电路最突出的一大优点。

二、电压传输特性和电流传输特性

在图2.6.1(b)的CMOS反相器电路中,设 $V_{DD} > V_{GS(th)N} + |V_{GS(th)P}|$, 且 $V_{GS(th)N} = |V_{GS(th)P}|$, T_1 和 T_2 具有同样的导通内阻 R_{ON} 和截止内阻 R_{OFF} , 则输出电压随输入电压变化的曲线,亦即电压传输特性如图2.6.2所示。

当反相器工作于电压传输特性的AB段时,由于 $v_i < V_{GS(th)N}$, 而 $|v_{GS1}| > |V_{GS(th)P}|$, 故 T_1 导通并工作在低内阻的电阻区, T_2 截止, 分压的结果使 $v_O = V_{OH} \approx V_{DD}$ 。

在特性曲线的CD段,由于 $v_i > V_{DD} - |V_{GS(th)P}|$, 使 $|v_{GS1}| < |V_{GS(th)P}|$, 故 T_1 截止。而 $v_{GS2} > V_{GS(th)N}$, T_2 导通。因此 $v_O = V_{OL} \approx 0$ 。

在BC段,即 $V_{GS(th)N} < v_i < V_{DD} - |V_{GS(th)P}|$ 的区间里, $v_{GS2} > V_{GS(th)N}$, $|v_{GS1}| > |V_{GS(th)P}|$, T_1 和 T_2 同时导通。如果 T_1 和 T_2 的参数完全对称,则 $v_i = \frac{1}{2} V_{DD}$ 时两管的导通内阻相等, $v_O = \frac{1}{2} V_{DD}$, 即工作于电压传输特性转折区的中点。因此,CMOS反相器的阈值电压为 $V_{TH} \approx \frac{1}{2} V_{DD}$ 。

从图2.6.2的曲线上还可以看到,CMOS反相器的电压传输特性上不仅 $V_{TH} = \frac{1}{2} V_{DD}$, 而且转折区的变化率很大。因此它更接近于理想的开关特性。这种形式的电压传输特性使CMOS反相器获得了更大的输入端噪声容限。

图2.6.3是漏极电流随输入电压而变化的曲线,即所谓电流传输特性。这个特性也可以分成三个工作区。在AB段,因为 T_2 工作在截止状态,内阻非常高,所以流过 T_1 和 T_2 的漏极电流几乎等于零。

在CD段,因为 T_1 为截止状态,内阻非常高,所以流过 T_1 和 T_2 的漏极电流也几乎为零。




图 2.6.2 CMOS 反相器的电压传输特性

在特性曲线的 BC 段中, T_1 和 T_2 同时导通, 有电流 i_D 流过 T_1 和 T_2 , 而且 $v_I = \frac{1}{2} V_{DD}$ 附近 i_D 最大。考虑到 CMOS 电路的这一特点, 在使用这类器件时不应使之长期工作在电流传输特性的 BC 段(即 $V_{GS(th)N} < v_I < V_{DD} - |V_{TP}|$), 以防止器件因功耗过大而损坏。




图 2.6.3 CMOS 反相器的
电流传输特性




图 2.6.4 不同 V_{DD} 下 CMOS
反相器的噪声容限

三、输入端噪声容限

图 2.6.4 中画出了 V_{DD} 为不同数值时 CMOS 反相器的电压传输特性。可以看出, 随着 V_{DD} 的增加 V_{NH} 和 V_{NL} 也相应地加大, 而且每个 V_{DD} 值下 V_{NH} 和 V_{NL} 始终保持相等。

国产 CC4000 系列 CMOS 电路的性能指标中规定, 在输出高、低电平的变化不大于 $10\% V_{DD}$ 的条件下, 输入信号低、高电平允许的最大变化量为 V_{NL} 和 V_{NH} 。测试结果表明, $V_{NH} = V_{NL} \geq 30\% V_{DD}$ 。图 2.6.5 中绘出了 V_{NH} 和 V_{NL} 随 V_{DD} 变化的情况。图中取 $V_{DD} - 0.05V$ 为 V_{IH} 的正常值, 取 $0.05V$ 为 V_{IL} 的正




图 2.6.5 CMOS 反相器输入端
噪声容限与 V_{DD} 的关系

常值。

为了提高 CMOS 反相器的输入端噪声容限,可以通过适当提高 V_{DD} 的方法实现,而这在 TTL 电路中是办不到的。

2.6.2 CMOS 反相器的静态输入特性和输出特性

一、输入特性

因为 MOS 管的栅极和衬底之间存在着以 SiO_2 为介质的输入电容,而绝缘介质又非常薄(约 1000\AA),极易被击穿(耐压约 100V),所以必须采取保护措施。

在目前生产的 CMOS 集成电路中都采用了各种形式的输入保护电路,图 2.6.6 所示的保护电路就是常用的两种。在 CC4000 系列 CMOS 器件中,多采用图(a)的输入保护电路。图中的 D_1 和 D_2 都是双极型二极管,它们的正向导通压降 $V_{DF}=0.5\sim 0.7\text{V}$,反向击穿电压约为 30V 。由于 D_1 是在输入端的 P 型扩散电阻区和 N 型衬底间自然形成的,是一种所谓分布式二极管结构,所以在图(a)中用一条虚线和两端的两个二极管表示。这种分布式二极管结构可以通过较大的电流。 R_s 的阻值一般在 $1.5\sim 2.5\text{k}\Omega$ 之间。 C_1 和 C_2 分别表示 T_1 和 T_2 的栅极等效电容。




图 2.6.6 CMOS 反相器的输入保护电路

(a) CC4000 系列的输入保护电路

(b) 74HC 系列的输入保护电路

在输入信号电压的正常工作范围内($0 \leq v_i \leq V_{DD}$)输入保护电路不起作用。

若二极管的正向导通压降为 V_{DF} ,则 $v_i > V_{DD} + V_{DF}$ 时, D_1 导通,将 T_1 和 T_2 的栅极电位 v_G 钳在 $V_{DD} + V_{DF}$,保证加到 C_2 上的电压不超过 $V_{DD} + V_{DF}$ 。而当 $v_i < -0.7\text{V}$ 时, D_2 导通,将栅极电位 v_G 钳在 $-V_{DF}$,保证加到 C_1 上的电压也不会超过 $V_{DD} + V_{DF}$ 。因为多数 CMOS 集成电路使用的 V_{DD} 不超过 18V ,

所以加到 C_1 和 C_2 上的电压不会超过允许的耐压极限。

在输入端出现瞬时的过冲电压使 D_1 或 D_2 发生击穿的情况下,只要反向击穿电流不过大,而且持续时间很短,那么在反向击穿电压消失后 D_1 和 D_2 的 PN 结仍可恢复工作。

当然,这种保护措施是有一定限度的。通过 D_1 或 D_2 的正向导通电流过大或反向击穿电流过大,都会损坏输入保护电路,进而使 MOS 管栅极被击穿。因此,在可能出现上述情况时,还必须采取一些附加的保护措施,并注意器件的正确使用方法。




图 2.6.7 CMOS 反相器的输入特性

(a) 图 2.6.6(a) 电路的输入特性 (b) 图 2.6.6(b) 电路的输入特性

根据图 2.6.6(a) 的输入保护电路可以画出它的输入特性曲线如图 2.6.7(a) 所示。在 $-V_{DF} < v_I < V_{DD} + V_{DF}$ 范围内,输入电流 $i_I \approx 0$ 。当 $v_I > V_{DD} + V_{DF}$ 以后, i_I 迅速增大。而在 $v_I < -V_{DF}$ 以后, D_2 经 R_S 导通, i_I 的绝对值随 v_I 绝对值的增加而加大,二者绝对值的增加近似呈线性关系,变化的斜率由 R_S 决定。

图 2.2.6(b) 是另一种常见于 74HC 系列 CMOS 器件中的输入保护电路,它的输入特性如图 2.6.7(b) 所示。

二、输出特性

1. 低电平输出特性

当输出为低电平,即 $v_O = V_{OL}$ 时,反相器的 P 沟道管截止、N 沟道管导通,工作状态如图 2.6.8 所示。这时负载电流 I_{OL} 从负载电路注入 T_2 ,输出电平随 I_{OL} 增加而提高,如图 2.6.9 所示。因为这时的 V_{OL} 就是 v_{DS2} , I_{OL} 就是 i_{D2} ,所以 V_{OL} 与 I_{OL} 的关系曲线实际上也就是 T_2 管的漏极特性曲线。从曲线上还可以看到,由于 T_2 的导通内阻与 v_{GS2} 的大小有关, v_{GS2} 越大导通内阻越小,所以同

样的 I_{OL} 值下 V_{DD} 越高, T_2 导通时的 v_{GS2} 越大, V_{OL} 也越低。




图 2.6.8 $v_O = V_{OL}$ 时 CMOS 反相器的工作状态




图 2.6.9 CMOS 反相器的低电平输出特性

2. 高电平输出特性

当 CMOS 反相器的输出为高电平, 即 $v_O = V_{OH}$ 时, P 沟道管导通而 N 沟道管截止, 电路的工作状态如图 2.6.10 所示。这时的负载电流 I_{OH} 是从门电路的输出端流出的, 与规定的负载电流正方向相反, 在图 2.6.11 的输出特性曲线上为负值。




图 2.6.10 $v_O = V_{OH}$ 时 CMOS 反相器的工作状态




图 2.6.11 CMOS 反相器的高电平输出特性

由图 2.6.10 可见, 这时 V_{OH} 的数值等于 V_{DD} 减去 T_1 管的导通压降。随着负载电流的增加, T_1 的导通压降加大, V_{OH} 下降。如前所述, 因为 MOS 管的导通内阻与 v_{GS} 大小有关, 所以在同样的 I_{OH} 值下 V_{DD} 越高, 则 T_1 导通时 v_{GS1} 越负, 它的导通内阻越小, V_{OH} 也就下降得越少, 如图 2.6.11 所表示的那样。

CC4000 系列门电路的性能参数规定, 当 $V_{DD} > 5V$, 而且输出电流不超出允许范围时, $V_{OH} \geq 0.95V_{DD}$ 、 $V_{OL} \leq 0.05V_{DD}$ 。因此, 可以认为 $V_{OH} \approx V_{DD}$ 、 $V_{OL} \approx 0$ 。

2.6.3 CMOS 反相器的动态特性

一、传输延迟时间

尽管 MOS 管的开关过程中不发生载流子的聚集和消散,但由于集成电路内部电阻、电容的存在以及负载电容的影响,输出电压的变化仍然滞后于输入电压的变化,产生传输延迟。尤其由于 CMOS 电路的输出电阻比 TTL 电路的输出电阻大得多,所以负载电容对传输延迟时间和输出电压的上升时间、下降时间影响更为显著。

此外,由于 CMOS 反相器的输出电阻受 V_{TH} 大小的影响,而通常情况下 $V_{TH} \approx V_{DD}$,因而传输延迟时间也与 V_{DD} 有关,这一点也有别于 TTL 电路。

CMOS 电路的传输延迟时间 t_{PHL} 和 t_{PLH} 是以输入、输出波形对应边上等于最大幅度 50% 的两点间时间间隔来定义的,如图 2.6.12 所示。




图 2.6.12 CMOS 反相器传输延迟时间的定义




图 2.6.13 V_{DD} 和 C_L 对传输延迟时间的影响

图 2.6.13 中以 CC4009(六反相器)为例,画出了电源电压 V_{DD} 和负载电容 C_L 对传输延迟时间的影响。

二、交流噪声容限

与 TTL 电路相仿,当噪声电压的作用时间小于或接近于 CMOS 电路的传输延迟时间时,输入噪声容限将明显提高。而且,传输延迟时间越长,交流噪声容限也越大。由于传输延迟时间与电源电压和负载电容有关,所以交流噪声容限也受电源电压和负载电容的影响。图 2.6.14 的曲线表明了负载不变的情况下 V_{DD} 对交流噪声容限影响的大致趋势。图中以 V_{NA} 表示噪声容限,以 t_w

表示噪声电压的持续时间。

三、动态功耗

当 CMOS 反相器从一种稳定工作状态突然转变到另一种稳定状态的过程中, 将产生附加的功耗, 我们称之为动态功耗。

动态功耗由两部分组成, 一部分是因为 T_1 和 T_2 在短时间内同时导通所产生的瞬时导通功耗 P_T , 另一部分是对负载电容充、放电所消耗的功率 P_C 。

如果取 $V_{DD} > V_{GS(th)N} + |V_{GS(th)P}|$, $V_{IH} \approx V_{DD}$, $V_{IL} \approx 0$, 那么当 v_I 从 V_{IL} 过渡到 V_{IH} 和从 V_{IH} 过渡到 V_{IL} 的过程中, 都将经过短时间的 $V_{GS(th)N} < v_I < V_{DD} - |V_{GS(th)P}|$ 的状态。在此状态下 T_1 和 T_2 同时导通, 有瞬时导通电流 i_T 流过 T_1 和 T_2 , 如图 2.6.15 所示。 i_T 的平均值应为

$$I_{TAV} = \frac{1}{T} \left(\int_{t_1}^{t_2} i_T dt + \int_{t_3}^{t_4} i_T dt \right) \quad (2.6.1)$$




图 2.6.15 CMOS 反相器的瞬时导通电流

由此可求出瞬时导通功耗为

$$P_T = V_{DD} I_{TAV} \quad (2.6.2)$$

从图 2.6.15 的电流波形图上可以看出, I_{TAV} 与输入信号的上升时间、下降时间和重复频率有关。输入信号重复频率越高、上升时间和下降时间越长, P_T 值越大。同时, V_{DD} 越高 P_T 也越大。

在实际使用 CMOS 反相器时, 输出端不可避免地会接有负载电容 C_L , 如




图 2.6.14 CMOS 反相器的
交流噪声容限

图 2.6.16 所示。 C_L 可能是下一级反相器的输入电容,也可能是其他负载电路的电容和接线电容。




图 2.6.16 CMOS 反相器对负载电容的充、放电电流

当输入电压由高电平跳变为低电平时, T_1 导通、 T_2 截止, V_{DD} 经 T_1 向 C_L 充电, 产生充电电流 i_P 。而当输入电压由低电平跳变为高电平时, T_2 导通、 T_1 截止, C_L 通过 T_2 放电, 产生放电电流 i_N 。根据图 2.6.16 的波形可以写出 i_N 和 i_P 所产生的平均功耗为

$$P_c = \frac{1}{T} \left[\int_0^{T/2} i_N v_o dt + \int_{T/2}^T i_P (V_{DD} - v_o) dt \right]$$

而其中

$$i_N = -C_L \frac{dv_o}{dt}$$

$$i_P = C_L \frac{dv_o}{dt} = -C_L \frac{d(V_{DD} - v_o)}{dt}$$

故得到

$$\begin{aligned} P_c &= \frac{1}{T} \left[C_L \int_{V_{DD}}^0 -v_o dt + C_L \int_{V_{DD}}^0 -(V_{DD} - v_o) d(V_{DD} - v_o) \right] \\ &= \frac{C_L}{T} \left[\frac{1}{2} V_{DD}^2 + \frac{1}{2} V_{DD}^2 \right] \\ &= C_L f V_{DD}^2 \end{aligned} \quad (2.6.3)$$

式中 $f = \frac{1}{T}$, 为输入信号的重复频率。

式(2.6.3)说明,由于对负载电容充、放电所产生的功耗与负载电容的容量、信号重复频率以及电源电压的平方成正比。

如以 P_D 表示总的动态功耗,则有

$$P_D = P_T + P_C \quad (2.6.4)$$

CMOS 反相器工作时的全部功耗 P_{TOT} 应等于动态功耗 P_D 和静态功耗 P_S 之和。前面已经讲过,静态下无论输入电压是高电平还是低电平, T_1 和 T_2 总有一个是截止的。因为 T_1 或 T_2 截止时的漏电流极小,所以这个电流产生的功耗




图 2.6.17 CMOS 反相器的静态漏电流

(a) $v_i = 0$

(b) $v_i = V_{DD}$

可以忽略不计。由图 2.6.17 可见,在实际的反相器电路中不仅有输入保护二极管,还存在着寄生二极管(参阅图 2.6.6(b)的结构图)。这些二极管的反向漏电流比 T_1 或 T_2 截止时的漏电流要大得多,它们构成了电源静态电流的主要成分。图 2.6.17 中用虚线标出了这些漏电流的流电路径。

因为这些二极管都是 PN 结型的,它们的反相电流受温度影响比较大,所以 CMOS 反相器的静态功耗也随温度的改变而变化。

静态功耗通常是以指定电源电压下的静态漏电流的形式给出。按照规定,国产 CC4000 系列 CMOS 反相器在常温($+25^{\circ}\text{C}$)下的静态电源电流不超过 $1\mu\text{A}$ 。可见,在工作频率较高的情况下,CMOS 反相器的动态功耗要比静态功耗大得多,这时的静态功耗可以忽略不计。

【例 2.6.1】 计算 CMOS 反相器的总功耗 P_{TOT} 。已知 $V_{DD} = 15\text{V}$,静态电源电流 $I_{DD} \leq 1\mu\text{A}$,负载电容 $C_L = 60\text{pF}$ 。输入信号为理想的矩形波,重复频率 $f = 100\text{kHz}$ 。

解: 因为输入为理想矩形波,它的上升时间和下降时间均等于零,所以瞬时导通功耗 P_T 为零,故 $P_D = P_C$ 。

根据式(2.6.3)得到

$$\begin{aligned} P_C &= C_L f V_{DD}^2 \\ &= 60 \times 10^{-12} \times 10^5 \times 15^2 \text{ W} \\ &= 1.35 \text{ mW} \end{aligned}$$

而静态功耗为

$$\begin{aligned} P_S &= I_{DD} V_{DD} = 10^{-6} \times 15 \text{ W} \\ &= 0.015 \text{ mW} \end{aligned}$$

故得到总功耗为

$$P_{TOT} = P_D + P_S = 1.37 \text{ mW}$$

可以看出,在本例的条件下 P_D 远大于 P_S , 可以将 P_S 忽略不计。

2.6.4 其他类型的 CMOS 门电路

一、其他逻辑功能的 CMOS 门电路

在 CMOS 门电路的系列产品中,除反相器外常用的还有或非门、与非门、或门、与门、与或非门、异或门等几种。

为了画图的方便,并能突出电路中与逻辑功能有关的部分,以后在讨论各种逻辑功能的门电路时就不再画出每个输入端的保护电路了。

图 2.6.18 是 CMOS 与非门的基本结构形式,它由两个并联的 P 沟道增强型 MOS 管 T_1 、 T_3 和两个串联的 N 沟道增强型 MOS 管 T_2 、 T_4 组成。

当 $A=1$ 、 $B=0$ 时, T_3 导通、 T_4 截止,故 $Y=1$ 。而当 $A=0$ 、 $B=1$ 时, T_1 导通、 T_2 截止,也使 $Y=1$ 。只有在 $A=B=1$ 时, T_1 和 T_3 同时截止、 T_2 和 T_4 同时导通,才有 $Y=0$ 。因此, Y 和 A 、 B 间是与非关系,即 $Y = \overline{A \cdot B}$ 。

图 2.6.19 是 CMOS 或非门的基本结构形式,它由两个并联的 N 沟道增强型 MOS 管 T_2 、 T_4 和两个串联的 P 沟道增强型 MOS 管 T_1 、 T_3 组成。

在这个电路中,只要 A 、 B 当中有一个是高电平,输出就是低电平。只有当 A 、 B 同时为低电平时,才使 T_2 和 T_4 同时截止、 T_1 和 T_3 同时导通,输出为高电平。因此, Y 和 A 、 B 间是或非关系,即 $Y = \overline{A + B}$ 。

利用与非门、或非门和反相器又可组成与门、或门、与或非门、异或门等等,这里就不一一列举了。

二、带缓冲级的 CMOS 门电路

图 2.6.18 的与非门电路虽然结构很简单,但也存在着严重的缺点。




图 2.6.18 CMOS 与非门




图 2.6.19 CMOS 或非门

首先,它的输出电阻 R_O 受输入端状态的影响。假定每个 MOS 管的导通内阻均为 R_{ON} ,截止内阻 $R_{OFF} \approx \infty$,则根据前面对图 2.6.18 的分析可知:

若 $A = B = 1$,则 $R_O = R_{ON2} + R_{ON4} = 2R_{ON}$;

若 $A = B = 0$,则 $R_O = R_{ON1} // R_{ON3} = \frac{1}{2}R_{ON}$;

若 $A = 1, B = 0$,则 $R_O = R_{ON3} = R_{ON}$;

若 $A = 0, B = 1$,则 $R_O = R_{ON1} = R_{ON}$ 。

可见,输入状态的不同可以使输出电阻相差 4 倍之多。

其次,输出的高、低电平受输入端数目的影响。输入端数目越多,串联的驱动管数目也越多,输出的低电平 V_{OL} 也越高。而当输入全部为低电平时,输入端越多负载管并联的数目越多,输出高电平 V_{OH} 也更高一些。

此外,输入端工作状态不同时对电压传输特性也有一定的影响。

在图 2.6.19 的或非门电路中也存在类似的问题。

为了克服这些缺点,在目前生产的 CC4000 系列和 74HC 系列 CMOS 电路中均采用带缓冲级的结构,就是在门电路的每个输入端、输出端各增设一级反相器。加进的这些具有标准参数的反相器称为缓冲器。

需要注意的一点是输入、输出端加进缓冲器以后,电路的逻辑功能也发生了变化。图 2.6.20 的与非门电路是在图 2.6.19 或非门电路的基础上增加了缓冲器以后得到的。在原来与非门的基础上增加缓冲级以后就得到了或非门电路,如图 2.6.21 所示。

这些带缓冲级的门电路其输出电阻、输出的高、低电平以及电压传输特性将不受输入端状态的影响。而且,电压传输特性的转折区也变得更陡了。此外,前面讲到的 CMOS 反相器的输入特性和输出特性对这些门电路自然也适用。




图 2.6.20 带缓冲级的 CMOS 与非门电路




图 2.6.21 带缓冲级的 CMOS 或非门电路

三、漏极开路的门电路(OD 门)

如同 TTL 电路中的 OC 门那样,CMOS 门的输出电路结构也可以做成漏极开路的形式。在 CMOS 电路中,这种输出电路结构经常用在输出缓冲/驱动器当中,或者用于输出电平的变换,以及满足吸收大负载电流的需要。此外也可用于实现线与逻辑。

图 2.6.22 是 CC40107 双 2 输入与非缓冲/驱动器的逻辑图,它的输出电路是一只漏极开路的 N 沟道增强型 MOS 管。在输出为低电平 $V_{OL} < 0.5V$ 的条件下,它能吸收的最大负载电流达 50mA。

如果输入信号的高电平 $V_{IH} = V_{DD1}$,而输出端外接电源为 V_{DD2} ,则输出的高电平将为 $V_{OH} \approx V_{DD2}$ 。这样就把 $V_{DD1} - 0$ 的输入信号高、低电平转换成了 $0 - V_{DD2}$ 的输出电平了。

计算外接电阻 R_L 的方法已经在介绍 TTL 的 OC 门时讲过,此处不再重复。




图 2.6.22 漏极开路输出的
与非门 CC40107

四、CMOS 传输门和双向模拟开关

利用 P 沟道 MOS 管和 N 沟道 MOS 管的互补性可以接成如图 2.6.23 所示的 CMOS 传输门。CMOS 传输门如同 CMOS 反相器一样,也是构成各种逻辑电路的一种基本单元电路。




图 2.6.23 CMOS 传输门的电路结构和逻辑符号

图中的 T_1 是 N 沟道增强型 MOS 管, T_2 是 P 沟道增强型 MOS 管。因为 T_1 和 T_2 的源极和漏极在结构上是完全对称的, 所以栅极的引出端画在栅极的中间。 T_1 和 T_2 的源极和漏极分别相连作为传输门的输入端和输出端。 C 和 \bar{C} 是一对互补的控制信号。

如果传输门的一端接输入正电压 v_i , 另一端接负载电阻 R_L , 则 T_1 和 T_2 的工作状态将如图 2.6.24 所示。

设控制信号 C 和 \bar{C} 的高、低电平分别为 V_{DD} 和 $0V$, 那么当 $C=0$ 、 $\bar{C}=1$ 时, 只要输入信号的变化范围不超出 $0 \sim V_{DD}$, 则 T_1 和 T_2 同时截止, 输入与输出之间呈高阻态 ($>10^9 \Omega$), 传输门截止。

反之, 若 $C=1$ 、 $\bar{C}=0$, 而且在 R_L 远大于 T_1 、 T_2 的导通电阻的情况下, 则当




图 2.6.24 CMOS 传输门中两个 MOS 管的工作状态

$0 < v_I < V_{DD} - V_{GS(th)N}$ 时 T_1 将导通。而当 $|V_{GS(th)P}| < v_I < V_{DD}$ 时 T_2 导通。因此, v_I 在 $0 \sim V_{DD}$ 之间变化时, T_1 和 T_2 至少有一个是导通的, 使 v_I 与 v_O 两端之间呈低阻态(小于 $1k\Omega$), 传输门导通。

由于 T_1 、 T_2 管的结构形式是对称的, 即漏极和源极可互易使用, 因而 CMOS 传输门属于双向器件, 它的输入端和输出端也可以互易使用。

利用 CMOS 传输门和 CMOS 反相器可以组合成各种复杂的逻辑电路, 如数据选择器、寄存器、计数器等。

传输门的另一个重要用途是作模拟开关, 用来传输连续变化的模拟电压信号。这一点是无法用一般的逻辑门实现的。模拟开关的基本电路是由 CMOS 传输门和一个 CMOS 反相器组成的, 如图 2.6.25 所示。和 CMOS 传输门一样, 它也是双向器件。




图 2.6.25 CMOS 双向模拟开关的电路结构和符号

假定接在输出端的电阻为 R_L (如图 2.6.26 所示), 双向模拟开关的导通内阻为 R_{TG} 。当 $C = 0$ (低电平) 时开关截止, 输出与输入之间的联系被切断 $v_O = 0$ 。

当 $C = 1$ (高电平) 时, 开关接通, 输出电压为

$$v_O = \frac{R_L}{R_L + R_{TG}} v_I \quad (2.6.5)$$

我们将 v_O 与 v_I 的比值定义为电压传输系数 K_{TG} , 即

$$K_{TG} = \frac{v_O}{v_I} = \frac{R_L}{R_L + R_{TG}} \quad (2.6.6)$$

为了得到尽量大而且稳定的电压传输系数,应使 $R_L \gg R_{TG}$, 而且希望 R_{TG} 不受输入电压变化的影响。然而式(2.2.5)表明, MOS 管的导通内阻 R_{ON} 是栅极电压 v_{GS} 的函数。从图 2.6.24 可见, T_1 和 T_2 的 v_{GS} 都是随 v_I 的变化而改变的, 因而在不同 v_I 值下 T_1 的导通内阻 R_{ON1} 、 T_2 的导通内阻 R_{ON2} 以及它们并联而成的 R_{TG} 皆非常数。

图 2.6.27 给出了 R_{ON1} 、 R_{ON2} 和 R_{TG} 随 v_I 变化的曲线。由于 T_1 和 T_2 的互补作用, R_{TG} 的变化较 R_{ON1} 、 R_{ON2} 的变化明显地减小了。但由于曲线的非线性及不完全对称, 还达不到 R_{TG} 基本不变的要求。为了进一步减小 R_{TG} 的变化, 又对图 2.6.25 的电路作了改进。采用改进电路的国产 CC4066 四双向模拟开关集成电路在 $V_{DD} = 15V$ 下的 R_{TG} 值不大于 240Ω , 而且在 v_I 变化时 R_{TG} 基本不变。目前某些精密 CMOS 模拟开关的导通电阻已经降低到了 20Ω 以下。




图 2.6.26 CMOS 模拟开关接负载电阻的情况




图 2.6.27 CMOS 模拟开关的电阻特性

五、三态输出的 CMOS 门电路

从逻辑功能和应用的角度上讲,三态输出的 CMOS 门电路和 TTL 电路中的三态输出门电路没有什么区别。但是在电路结构上,CMOS 的三态输出门电路要简单得多。

三态输出的电路结构大体上有以下三种形式。

第一种电路结构是在反相器上增加一对 P 沟道和 N 沟道的 MOS 管组成的,如图 2.6.28 所示。

当控制端 $\overline{EN} = 1$ 时,附加管 T'_1 和 T'_2 同时截止,输出呈高阻态。而当 $\overline{EN} = 0$ 时, T'_1 和 T'_2 同时导通,反相器正常工作, $Y = \overline{A}$ 。




图 2.6.28 CMOS 三态门电路结构之一

第二种电路结构是在反相器的基础上增加一个控制管和一个与非门或者或非门而形成的,如图 2.6.29 所示。




图 2.6.29 CMOS 三态门电路结构之二

(a) 用或非门控制 (b) 用与非门控制

在图 2.6.29(a) 电路中,若 $\overline{EN} = 1$, 则控制管 T_1' 截止。这时或非门的输出为 0, T_2 亦为截止状态, 故输出为高阻态。反之, 若 $\overline{EN} = 0$, 则 T_1' 导通, 门电路正常工作, $Y = A$ 。

在图 2.6.29(b) 电路中是用与非门和控制管 T_2' 实现三态控制的。当 $EN = 0$ 时 T_2' 截止, 由于这时与非门的输出为高电平, T_1 也截止, 所以输出为高阻

态。而当 $EN=1$ 时, T_2 导通, 门电路正常工作, $Y=A$ 。

第三种电路结构形式是在反相器的输出端串进一个 CMOS 模拟开关, 作为输出状态的控制开关, 如图 2.6.30 所示。




图 2.6.30 CMOS 三态门电路结构之三

当 $\overline{EN}=1$ 时传输门 TG 截止, 输出为高阻态。而当 $\overline{EN}=0$ 时 TG 导通, 反相器的输出通过模拟开关到达输出端, 故 $Y=A$ 。

在其他逻辑功能的门电路中, 也可以采用三态输出结构, 这里就不一一列举了。

2.6.5 改进的 CMOS 门电路

一、高速 CMOS 电路

自 CMOS 电路问世以来, 便以其低功耗、高抗干扰能力等突出的优点引起了用户和生产厂商的普遍重视。然而早期生产的 CMOS 器件工作速度较低, 使它的应用范围受到了一定的限制。

从图 2.6.31 给出的 MOS 管结构图上可以看到, 在 MOS 管中存在着一些寄生电容, 因而降低了 MOS 管的开关速度。在这些电容中包括有栅极对衬底的电容 C_{GB} 、漏极对衬底的电容 C_{DB} 、源极对衬底的电容 C_{SB} 、栅极和漏极间的电容 C_{GD} 以及栅极和源极间的电容 C_{GS} 等。

为了减小这些电容, 在高速 CMOS 电路中从工艺上作了改进。首先尽量地减小了沟道的长度, 缩小了整个 MOS 管的尺寸。理论分析和实验证明, 将器件尺寸缩小到原来的 $\frac{1}{10}$, 开关速度将提高 10 倍, 同时功耗相应地减小为原来的

$\frac{1}{10}$ 。而且, 减小沟道长度还能缩短载流子通过沟道的渡越时间, 这也有利于提高开关速度。其次, 由于采用了硅栅自对准技术减小了栅极和漏极、栅极和源极的重叠区, 使 C_{GD} 和 C_{GS} 的数值减小。




图 2.6.31 MOS 管的寄生电容效应

采用上述短沟道、硅栅自对准工艺生产的高速 CMOS 门电路,其平均传输延迟时间小于 10ns,只有 CC4000 系列 CMOS 门电路的 $\frac{1}{10}$,与 54LS/74LS 系列的 TTL 门电路相当。

高速 CMOS 门电路的通用系列为 54HC/74HC 系列。该系列产品使用 +5V 电源,输出的高、低电平与 TTL 电路兼容。不仅如此,54HC/74HC $\times \times \times$ 与 54LS/74LS $\times \times \times$ 只要最后 $\times \times \times$ 表示的数字相同,则两种器件的逻辑功能、外形和尺寸、引脚排列顺序也完全相同。这些都为以 74HC 系列产品替代 74LS 系列产品提供了方便。不过在输入特性和输出特性上这两种器件有所不同,在多数情况下还不能简单地互换使用。

二、Bi-CMOS 电路

Bi-CMOS 是双极型-CMOS(Bipolar-CMOS)电路的简称。

这种门电路的特点是逻辑部分采用 CMOS 结构,输出级采用双极型三极管。因此,它兼有 CMOS 电路的低功耗和双极型电路低输出内阻的优点。

图 2.6.32 是 Bi-CMOS 反相器的两种电路结构型式。图(a)是结构最简单的一种,其中两个双极型输出管的基极接有下拉电阻。当 $v_i = V_{IH}$ 时, T_2 和 T_4 导通, T_1 和 T_3 截止,输出为低电平 V_{OL} 。当 $v_i = V_{IL}$ 时, T_1 和 T_3 导通而 T_2 和 T_4 截止,输出为高电平 V_{OH} 。

为了加快 T_3 和 T_4 的截止过程,要求 R_1 和 R_2 的阻值尽量小,而为了降低功耗要求 R_1 和 R_2 的阻值应尽量大,两者显然是矛盾的。为此,目前的 Bi-CMOS 反相器多半采用图(b)所示的电路结构,以 T_2 和 T_4 取代图(a)中的 R_1 和 R_2 ,形成有源下拉式结构。当 $v_i = V_{IH}$ 时, T_2 、 T_3 和 T_6 导通, T_1 、 T_4 和 T_5 截




图 2.6.32 Bi-CMOS 反相器

(a) 最简单的电路结构 (b) 常用的电路结构

止,输出为低电平 V_{OL} 。当 $v_i = V_{IL}$ 时, T_1 、 T_4 和 T_5 导通, T_2 、 T_3 和 T_6 截止,输出为高电平 V_{OH} 。由于 T_3 和 T_6 的导通内阻很小,所以负载电容 C_L 的充、放电时间很短,从而有效地减小了电路的传输延迟时间。目前 Bi-CMOS 反相器的传输延迟时间可以减小到 1ns 以下。

图 2.6.33 是 Bi-CMOS 与非门的电路原理图。由图可知,只要 A 、 B 当中有一个为低电平,必然使 T_8 导通、 T_9 截止,输出高电平。只有 A 、 B 同时为高电平,才能使 T_9 导通、 T_8 截止,输出低电平。

Bi-CMOS 或非门的电路结构如图 2.6.34 所示,它的逻辑功能请读者自行分析。




图 2.6.33 Bi-CMOS 与非门电路




图 2.6.34 Bi-CMOS 或非门电路

2.6.6 CMOS 电路的正确使用

一、输入电路的静电防护

虽然在 CMOS 电路的输入端已经设置了保护电路,但由于保护二极管和限流电阻的几何尺寸有限,它们所能承受的静电电压和脉冲功率均有一定的限度。

CMOS 集成电路在储存、运输、组装和调试过程中,难免会接触到某些带静电高压的物体。例如工作人员如果穿的是由容易产生静电的织物制成的衣裤,则这些服装摩擦时产生的静电电压有时可高达数千伏。假如把这个静电电压加到 CMOS 电路的输入端,将足以把电路损坏。

为防止由静电电压造成的损坏,应注意以下几点:

1. 在储存和运输 CMOS 器件时不要使用易产生静电高压的化工材料和化纤织物包装,最好采用金属屏蔽层作包装材料。
2. 组装、调试时,应使电烙铁和其他工具、仪表、工作台台面等良好接地。操作人员的服装和手套等应选用无静电的原料制作。
3. 不用的输入端不应悬空。

二、输入电路的过流保护

由于输入保护电路中的钳位二极管电流容量有限,一般为 1mA,所以在可能出现较大输入电流的场合必须采取以下保护措施:

1. 输入端接低内阻信号源时,应在输入端与信号源之间串进保护电阻,保证输入保护电路中的二极管导通时电流不超过 1mA。
2. 输入端接有大电容时,亦应在输入端与电容之间接入保护电阻,如图 2.6.35 所示。

在输入端接有大电容的情况下,若电源电压突然降低或关掉,则电容 C 上积存的电荷将通过保护二极管 D_1 放电,形成较大的瞬态电流。串进电阻 R_P 以后,可以限制这个放电电流不超过 1mA。 R_P 的阻值可按 $R_P = v_C / 1\text{mA}$ 计算。此处 v_C 表示输入端外接电容 C 上的电压(单位 V)。




图 2.6.35 输入端接大电容时的防护

3. 输入端接长线时,应在门电路的输入端接入保护电阻 R_P ,如图 2.6.36 所示。

所示。

因为长线上不可避免地伴生有分布电容和分布电感,所以当输入信号发生突变时只要门电路的输入阻抗与长线的阻抗不相匹配,则必然会在 CMOS 电路的输入端产生附加的正、负振荡脉冲。因此,需串入 R_p 限流。根据经验, R_p




图 2.6.36 输入端接长线时的防护

的阻值可按 $R_p = V_{DD}/1\text{mA}$ 计算。输入端的长线长度大于 10 米以后,长度每增加 10 米, R_p 的阻值应增加 $1\text{k}\Omega$ 。

三、CMOS 电路锁定效应的防护

锁定效应(Latch-Up),或称为可控硅效应(Silicon Controlled Rectifier)是 CMOS 电路中的一个特有问題。发生锁定效应以后往往会造成器件的永久失效,因而了解锁定效应的产生原因及其防护方法是十分必要的。

从图 2.6.37 CMOS 反相器的结构图上可以看到,为了在同一片 N 型衬底上同时制作 P 沟道和 N 沟道两种类型的 MOS 管,并利用反相 PN 结实现隔离,就必须先在 N 型衬底上形成一个 P 型区—P 阱,然后再于 P 阱上制作两个 N 型区,形成 N 沟道 MOS 管的源极和漏极。P 阱里的另一个 N 型区是输入保护二极管 D_2 的负极。这样一来便三个 N 型区—P 阱—N 型衬底之间形成了三个纵向 NPN 型寄生三极管 T_2 、 T_4 和 T_6 。




图 2.6.37 CMOS 反相器中的双极型寄生三极管效应

为了得到 P 沟道 MOS 管,又在 N 型衬底上另外制作了两个 P 型区,作为 P 沟道管的源极和漏极。图中最右边一个 P 型区是输入保护电阻。这样在三个 P 型区—衬底—P 阱之间又形成了三个横向 PNP 型寄生三极管 T_1 、 T_3 和 T_5 。

若以 R_w 表示 P 阱的电阻,以 R_B 表示衬底的电阻,其他高掺杂区的内阻略而不计,则这些寄生三极管和 R_w 、 R_B 一起便形成了图 2.6.38 所示的寄生三极

管电路。其中 T_1 、 T_2 和 R_W 、 R_B 接成了一个正反馈电路,构成了可控硅结构。




图 2.6.38 CMOS 反相器中的寄生三极管电路

如果 T_1 和 T_2 的电流放大系数乘积 $\beta_1 \cdot \beta_2 > 1$, 那么当 T_1 有基极电流 i_{B1} 流过时, 集电极有电流 $i_{C1} = \beta_1 \cdot i_{B1}$ 。假定 R_W 的分流作用可以忽略, 则 T_2 的基极电流为 $i_{B2} = i_{C1} = \beta_1 \cdot i_{B1}$ 。如果再忽略 R_B 的分流作用, 这时将有 $i_{B1} = i_{C2} = \beta_1 \cdot \beta_2 \cdot i_{B1}$, 所以由于正反馈作用 i_{B1} 被放大了。于是 T_1 、 T_2 的电流都迅速增长, 直至不能再增大为止。而且, 除非切断电源或将电源电压降至很低, 这种导通状态将一直保持下去, 因此把这种现象叫做锁定效应。

同理, T_2 有基极电流注入时也会引发锁定效应。

那么什么条件下 T_1 或 T_2 会导通呢? 从图 6.2.38 上可以看出:

1. 若 $v_I > V_{DD} + V_F$ (V_F 表示 $T_1 \sim T_5$ 发射结的正向导通压降), 则 T_5 导通, 并进而引起 T_2 导通, 产生锁定效应。图中用虚线示出了 T_5 基极电流和集电极电流的流向。 T_5 的集电极电流流入 T_2 的基极, 形成可控硅的触发电流。

2. 若 $v_I < -V_F$, 则 T_6 导通, 并进而引起 T_1 导通, 产生锁定效应。

3. 若 $v_O > V_{DD} + V_F$, 则 T_3 导通, 并进而引起 T_2 导通, 产生锁定效应。

4. 若 $v_O < -V_F$, 则 T_4 导通, 并进而引起 T_1 导通, 产生锁定效应。

5. 若 V_{DD} 大于 PN 结的反向击穿电压, 则 T_1 或 T_2 也会导通, 并引发锁定效应。

因此, 为防止发生锁定效应, 在 CMOS 电路工作时始终应保证 v_I 、 v_O 、 V_{DD} 的数值符合如下规定:

$$-V_F < v_I < V_{DD} + V_F$$

$$-V_F < v_O < V_{DD} + V_F$$

$$V_{DD} < V_{DD(BR)} \quad (V_{DD} \text{ 端的击穿电压})$$

此外,还可以采取以下的防护措施:

1. 在输入端和输出端设置钳位电路,以确保 v_i 和 v_o 不会超过上述的规定范围,如图 2.6.39 所示。图中的二极管通常选用导通压降较低的锗二极管或肖特基势垒二极管。




图 2.6.39 CMOS 电路的钳位保护电路
(a) 输入端的钳位电路 (b) 输出端的钳位电路




图 2.6.40 在 CMOS 电路的电源上加去耦保护

2. 在 V_{DD} 可能出现瞬时高压时,在 CMOS 电路的电源输入端加去耦电路,如图 2.6.40 所示。在去耦电阻 R 选得足够大的情况下,还可以将电源电流限制在锁定状态的维持电流以下,即使有触发电流流入 T_1 或 T_2 ,自锁状态也不能维持下去,从而避免了锁定效应的发生。这种方法的缺点是降低了电源的利用率。

3. 当系统由几个电源分别供电时,各电源的开、关顺序必须合理。启动时应先接通 CMOS 电路的供电电源,然后再接通输入信号和负载电路的电源。关机时应先关掉信号源和负载的电源,再切断 CMOS 电路的电源。

为了使用的安全和方便,人们一直在研究从 CMOS 电路本身的设计和制造上克服锁定效应的方法。现在一些工厂生产的高速 CMOS 电路中,通过改进版图设计和生产工艺,减小了寄生三极管的 β 值和 R_w 、 R_B 的阻值,已经能够基本消除锁定效应的发生。但这些改进方法都明显地加大了芯片面积,因而目前还不能保证所有的 CMOS 电路产品都不会发生锁定效应。

*2.7 其他类型的 MOS 集成电路

2.7.1 PMOS 电路

在 MOS 数字集成电路的发展过程中,最初采用的电路全部是用 P 沟道

MOS 管组成的,这种电路称为 PMOS 电路。

PMOS 反相器的电路结构如图 2.7.1 所示,其中 T_1 和 T_2 都是 P 沟道增强型 MOS 管。因为 PMOS 工艺比较简单,成品率高、价格便宜,所以曾经被广泛采用。

但是,PMOS 反相器有两个严重的缺点。第一,它的工作速度比较低。因为 P 沟道 MOS 管的导通电流是由空穴运动形成的,而空穴的迁移率比电子的迁移率低得多,所以为了获得同样的导通电阻和电流,P 沟道 MOS 管必须有更大的几何尺寸。这就使 P 沟道 MOS 管的寄生电容要比 N 沟道 MOS 管的寄生电容大得多,从而降低了它的开关速度。

第二,由于 PMOS 电路使用负电源,输出电平为负,所以不便于和 TTL 电路连接,使它的应用受到了限制。

基于上述原因,在 NMOS 工艺成熟以后,PMOS 电路就用得越来越少了。




图 2.7.1 PMOS 反相器电路

2.7.2 NMOS 电路

全部使用 NMOS 管组成的集成电路称为 NMOS 电路。由于 NMOS 电路工作速度快,尺寸小,加之 NMOS 工艺水平的不断提高和完善,目前许多高速 LSI 数字集成电路产品仍采用 NMOS 工艺制造。

图 2.7.2 给出了 NMOS 反相器的两种常见形式。由于负载管的类型和工作方式不同,它们的性能也不一样。




图 2.7.2 NMOS 反相器电路

(a) 增强型负载(E/E MOS) (b) 耗尽型负载(E/D MOS)

图(a)中的负载管 T_1 和驱动管 T_2 都是增强型 MOS 管,因而叫做增强型负

载反相器,简称 E/E MOS 电路。图(b)电路的负载管 T_1 是耗尽型 MOS 管,故将这个电路称做耗尽型负载反相器,简称 E/D MOS 电路。

为了分析这两个电路的输出特性,需要找出负载管的伏安特性。在图 2.7.2(a)增强型负载反相器电路中,负载管 T_1 始终工作在 $v_{GS} = v_{DS}$ 的状态,只要将 T_1 漏极特性上所有 $v_{GS} = v_{DS}$ 的各点连起来,就得到了 T_1 管的伏安特性,如图 2.7.3 所示。

在图 2.7.2(b)耗尽型负载反相器电路中,由于负载管 T_1 始终工作在 $v_{GS} = 0$ 的状态,所以漏极特性曲线中 $v_{GS} = 0$ 的一条曲线就是 T_1 管的伏安特性曲线,如图 2.7.3 所示。

当 T_1 突然截止时,反相器的输出电压 v_O 随负载电容 C_L 的充电而升高,负载电流即 T_1 管的漏极电流 i_D 。根据 $v_O = V_{DD} - v_{DS}$ 即可作出 i_D 随 v_O 变化的曲线,如图 2.7.4 所示。此即反相器的输出特性。




图 2.7.3 NMOS 反相器负载管的伏安特性




图 2.7.4 NMOS 反相器的输出特性(当 $v_i = 0$ 时)

比较一下图 2.7.4 中的两条输出特性不难看出,耗尽型负载反相器在 v_O 上升的绝大部分区间里一直能向负载电容提供较大的充电电流,而增强型负载反相器所能提供的充电电流随 v_O 上升迅速减小。因此,耗尽型负载 NMOS 反相器电路的开关速度比较快,这也正是高速 NMOS 电路中多半采用 E/D MOS 工艺的原因所在。

综合 N 沟道耗尽型负载、短沟道、硅栅自对准工艺等各项技术所生产的 MOS 电路不仅功耗-延迟积很小,而且有很高的集成度。这种集成电路又叫做高性能 MOS 电路(简称 HMOS 电路)。

*2.8 TTL 电路与 CMOS 电路的接口

在目前 TTL 与 CMOS 两种电路并存的情况下,经常会遇到需将两种器件

互相对接的问题。

由图 2.8.1 可知,无论是用 TTL 电路驱动 CMOS 电路还是用 CMOS 电路驱动 TTL 电路,驱动门必须能为负载门提供合乎标准的高、低电平和足够的驱动电流,也就是必须同时满足下列各式

$$\begin{array}{l} \text{驱动门} \quad \text{负载门} \\ V_{OH(min)} \geq V_{IH(min)} \end{array} \quad (2.8.1)$$

$$V_{OL(max)} \leq V_{IL(max)} \quad (2.8.2)$$

$$I_{OH(max)} \geq n I_{IH(max)} \quad (2.8.3)$$

$$I_{OL(max)} \geq m I_{IL(max)} \quad (2.8.4)$$

其中 n 和 m 分别为负载电流中 I_{IH} 、 I_{IL} 的个数。

为便于对照比较,表 2.8.1 中列出了 TTL 和 CMOS 两种电路输出电压、输出电流、输入电压和输入电流的参数。

表 2.8.1 TTL、CMOS 电路的输入、输出特性参数

电路种类 参数名称	TTL 74 系列	TTL 74LS 系列	CMOS* 4000 系列	高速 CMOS 74HC 系列	高速 CMOS 74HCT 系列
$V_{OH(min)}/V$	2.4	2.7	4.6	4.4	4.4
$V_{OL(max)}/V$	0.4	0.5	0.05	0.1	0.1
$I_{OH(max)}/mA$	-0.4	-0.4	-0.51	-4	-4
$I_{OL(max)}/mA$	16	8	0.51	4	4
$V_{IH(min)}/V$	2	2	3.5	3.5	2
$V_{IL(max)}/V$	0.8	0.8	1.5	1	0.8
$I_{IH(max)}/\mu A$	40	20	0.1	0.1	0.1
$I_{IL(max)}/\mu A$	-1.6	-0.4	-0.1×10^{-3}	-0.1×10^{-3}	-0.1×10^{-3}

* 系 CC4000 系列 CMOS 门电路在 $V_{DD} = 5V$ 时的参数。

一、用 TTL 电路驱动 CMOS 电路

1. 用 TTL 电路驱动 4000 系列和 74HC 系列 CMOS 电路

根据表 2.8.1 给出的数据可知,无论是用 74 系列 TTL 电路作驱动门还是用 74LS 系列 TTL 电路作驱动门,都能在 n 、 m 大于 1 的情况下满足式 (2.8.2)、(2.8.3) 和 (2.8.4),但达不到式 (2.8.1) 的要求。因此,必须设法将 TTL 电路输出的高电平提升到 3.5V 以上。

最简单的解决方法是在 TTL 电路的输出端与电源之间接入上拉电阻 R_U ,如图 2.8.2 所示。当 TTL 电路的输出为高电平时,输出级的负载管和驱动管同时截止,故有

$$V_{OH} = V_{DD} - R_U(I_O + nI_{IH}) \quad (2.8.5)$$

式中的 I_O 为 TTL 电路输出级 T_5 管截止时的漏电流。由于 I_O 和 I_{IH} 都很小,




图 2.8.1 驱动门与负载门的连接

所以只要 R_U 的阻值不是特别大, 输出高电平将被提升至 $V_{OH} \approx V_{DD}$ 。

在 CMOS 电路的电源电压较高时, 它所要求的 $V_{IH(min)}$ 值将超过推拉式输出结构 TTL 电路输出端能够承受的电压。例如 CMOS 电路在 $V_{DD} = 15V$ 时, 要求的 $V_{IH(min)} = 11V$ 。因此, TTL 电路输出的高电平必须大于 $11V$ 。在这种情况下, 应采用集电极开路输出结构的 TTL 门电路(OC 门)作为驱动门。OC 门输出端三极管的耐压较高, 可达 $30V$ 以上。

R_U 取值范围的计算方法与 OC 门外接上拉电阻的计算方法相同, 这里不再重复。

另一种解决的方法是使用带电平偏移的 CMOS 门电路实现电平转换。例如 CC40109 就是这种带电平偏移的门电路。由图 2.8.3 可见, 它有两个电源输入端 V_{CC} 和 V_{DD} , 当 $V_{CC} = 5V$ 、 $V_{DD} = 10V$, 输入为 $1.5V/3.5V$ 时, 输出为 $9V/1V$ 。这个输出电平足以满足后面 CMOS 电路对输入高、低电平的要求。

2. 用 TTL 电路驱动 74HCT 系列 CMOS 门电路

为了能方便地实现直接驱动, 又生产了 74HCT 系列高速 CMOS 电路。通过改进工艺和设计, 使 74HCT 系列的 $V_{IH(min)}$ 值降至 $2V$ 。由表 2.8.1 可知, 将 TTL 电路的输出直接接到 74HCT 系列电路的输入端时, 式(2.8.1)~(2.8.4)全部都能满足。因此, 无需外加任何元、器件。

二、用 CMOS 电路驱动 TTL 电路

1. 用 4000 系列 CMOS 电路驱动 74 系列 TTL 电路

由表 2.8.1 的数据可见, 这时式(2.8.1)、(2.8.2)、(2.8.3)均能满足, 唯独式(2.8.4)满足不了。因此, 需要扩大 CMOS 门电路输出低电平时吸收负载电流的能力。常用的方法有以下几种。

第一种方法是将同一封装内的门电路并联使用, 如图 2.8.4 所示。虽然同一封装内两个门电路的参数比较一致, 但不可能完全相同, 所以两个门并联后的最大负载电流略低于每个门最大负载电流的两倍。

第二种方法是在 CMOS 电路的输出端增加一级 CMOS 驱动器, 如图 2.8.5 所示。例如可以选用同相输出的驱动器 CC4010, 当 $V_{DD} = 5V$ 时它的最大负载




图 2.8.2 用接入上拉电阻提高 TTL 电路输出的高电平




图 2.8.3 用带电平偏移的门电路实现电平变换




图 2.8.4 将 CMOS 门电路并联以提高带负载能力

电流 $I_{OL} \geq 3.2\text{mA}$, 足以同时驱动两个 74 系列的 TTL 门电路。此外, 也可以选用漏极开路的 CMOS 驱动器, 如 CC40107。当 $V_{DD} = 5\text{V}$ 时, CC40107 输出低电平时的负载能力为 $I_{OL} \geq 16\text{mA}$, 能同时驱动十个 74 系列的 TTL 门电路。

在找不到合适的驱动器时, 还可以采取第三种方法, 即使用分立器件的电流放大器实现电流扩展, 如图 2.8.6 所示。只要放大器的电路参数选得合理, 定可做到既满足 $i_B < -I_{OH}(\text{CMOS})$, 又满足 $I_{OL} > nI_{IL}(\text{TTL})$ 。同时, 放大器输出的高、低电平也符合式(2.8.1)和式(2.8.2)的要求。




图 2.8.5 通过 CMOS 驱动器驱动 TTL 电路




图 2.8.6 通过电流放大器驱动 TTL 电路

2. 用 4000 系列 CMOS 电路驱动 74LS 系列 TTL 电路

从表 2.8.1 可知, 这时式(2.8.1)~(2.8.4)都能满足, 故可将 CMOS 电路的输出与 74LS 系列门电路的输入直接连接。但如果 $n > 1$, 则仍需采用上面讲到的这些方法才能相接。

3. 用 74HC/74HCT 系列 CMOS 电路驱动 TTL 电路

根据表 2.8.1 给出的数据可知, 无论负载门是 74 系列 TTL 电路还是 74LS 系列 TTL 电路, 都可以直接用 74HC 或 74HCT 系列 CMOS 门驱动, 这时式(2.8.1)~(2.8.4)同时满足。可驱动负载门的数目不难从表 2.8.1 的数据中求出。

本章小结


门电路是构成各种复杂数字电路的基本逻辑单元,掌握各种门电路的逻辑功能和电气特性,对于正确使用数字集成电路是十分必要的。

本章重点介绍了目前应用最广的 TTL 和 CMOS 两类集成门电路。在学习这些集成电路时应将重点放在它们的外部特性上。外部特性包含两个内容,一个是输出与输入间的逻辑关系,即所谓逻辑功能;另一个是外部的电气特性,包括电压传输特性、输入特性、输出特性和动态特性等。虽然文中也讲到了一些有关集成电路内部结构和工作原理的内容,但其目的在于帮助读者加深对器件外特性的理解,以便更好地运用这些外特性。

在后面的几章我们将会看到,尽管逻辑电路越来越复杂,但只要是 TTL 电路,它们的输入端和输出端的电路结构就和这一章里所讲的 TTL 门电路相同;只要是 4000 系列或 54HC/74HC 系列的 CMOS 电路,它们的输入端和输出端电路结构就和这一章里所讲的 CMOS 电路相同。本章所讲的外部电气特性对这些电路同样适用。

在使用 CMOS 器件时应特别注意掌握正确的使用方法,否则容易造成损坏。

目前生产和使用的数字集成电路种类很多,我们可以从制造工艺、输出结构和逻辑功能三个方面把它们分别归类如下:



按逻辑
功能区分

- 与门
- 或门
- 非门
- 与非门
- 或非门
- 与或非门
- 异或门

为便于进行比较,现将各种系列门电路的主要参数列于下表当中。这些参数的测试条件在器件手册中有具体的说明,此处就不作介绍了。由于不同厂家生产的同一类型产品性能相差较大,故表中提供的参数仅供定性比较时参考。

各种系列门电路的性能比较

参 数	TTL				CMOS		ECL	
	74	74LS	74AS	74ALS	4000	74HC	10K	100K
V_{CC}/V	5	5	5	5	5	5	-5.2	-4.5
$V_{IH(min)}/V$	2.0	2.0	2.0	2.0	3.5	3.5	-1.2	1.2
$V_{IL(max)}/V$	0.8	0.8	0.8	0.8	1.5	1.0	-1.4	-1.4
$V_{OH(min)}/V$	2.4	2.7	2.7	2.7	4.6	4.4	-0.9	-0.9
$V_{OL(max)}/V$	0.4	0.5	0.5	0.5	0.05	0.1	-1.7	-1.7
$I_{IH(max)}/\mu A$	40	20	200	20	0.1	0.1	500	500
$I_{IL(max)}/mA$	-1.6	-0.4	-2.0	-0.2	-0.1×10^{-3}	-0.1×10^{-3}	-0.5	-0.5
$I_{OH(max)}/mA$	-0.4	0.4	-2	-0.4	-0.51	-4	50	-50
$I_{OL(max)}/mA$	16	8	20	8	0.51	4	50	50
t_{pd}/ns	10	10	1.5	4	45	10	2	0.75
P (功耗/ 1)/mW	10	2	20	1	5×10^{-3}	1×10^{-3}	25	40

自我检测题

(一) 试画出图 T2.1 中各个门电路输出端的电压波形。输入端 A、B 的电压波形如图所示。

(二) 试说明能否将与非门、或非门、异或门当做反相器使用? 如果可以, 各输入端应如何连接?

(三) 指出图 T2.3 中各门电路的输出是什么状态(高电平、低电平或高阻态)。已知这些门电路都是 74 系列 TTL 电路。

(四) 说明图 T2.4 中各门电路的输出是高电平还是低电平。已知它们都是 CC4000 系列的 CMOS 电路。




图 T2.1




图 T2.3




图 T2.4

(五) 图 T2.5 是两个用 74 系列门电路驱动发光二极管的电路,要求 $v_i = V_{IH}$ 时发光二极管 D 导通并发光。现要求发光二极管的导通电流为 10mA,试问应选用(a)、(b)中的哪一

个电路？请说明理由。

(六) 画出图 T2.6 电路在下列两种情况下的输出电压波形：

- (1) 忽略所有门电路的传输延迟时间；
- (2) 考虑每个门都有传输延迟时间 t_{pd} 。

输入端 A、B 的电压波形如图中所给出。





图 T2.5




图 T2.6

(七) 试说明在使用 CMOS 门电路时不宜将输入端悬空的理由。

(八) 在做 CMOS 门电路的实验时发现,输入脉冲信号的频率越高器件的温升也越高,这种现象是否正常? 试说明理由。

(九) 试比较 TTL 电路和 CMOS 电路的优、缺点。

思考题和习题

[题 2.1] 在图 P2.1(a)、(b)两个电路中,试计算当输入端分别接 0V、5V 和悬空时输出电压 v_o 的数值,并指出三极管工作在什么状态。假定三极管导通以后 $v_{CE} \approx 0.7V$,电路参数如图中所注。




图 P2.1

[题 2.2] 在图 2.3.1 所示的正逻辑与非门和图 2.3.2 所示的正逻辑或非门电路中,若

改用负逻辑,试列出它们的逻辑真值表,并说明 Y 和 A 、 B 之间是什么逻辑关系。

[题 2.3] 在图 P2.3 电路中 R_1 、 R_2 和 C 构成输入滤波电路。当开关 S 闭合时,要求门电路的输入电压 $V_{IL} \leq 0.4V$;当开关 S 断开时,要求门电路的输入电压 $V_{IH} \geq 4V$,试求 R_1 和 R_2 的最大允许阻值。 $G_1 \sim G_5$ 为 74LS 系列 TTL 反相器,它们的高电平输入电流 $I_{IH} \leq 20\mu A$,低电平输入电流 $I_{IL} \leq -0.4mA$ 。

[题 2.4] 计算图 P2.4 电路中的反相器 G_M 能驱动多少个同样的反相器。要求 G_M 输出的高、低电平符合 $V_{OH} \geq 3.2V$, $V_{OL} \leq 0.25V$ 。所有的反相器均为 74LS 系列 TTL 电路,输入电流 $I_{IL} \leq -0.4mA$, $I_{IH} \leq 20\mu A$ 。 $V_{OL} \leq 0.25V$ 时输出电流的最大值 $I_{OL(max)} = 8mA$, $V_{OH} \geq 3.2V$ 时输出电流的最大值为 $I_{OH(max)} = -0.4mA$ 。 G_M 的输出电阻可忽略不计。




图 P2.3




图 P2.4

[题 2.5] 在图 P2.5 由 74 系列 TTL 与非门组成的电路中,计算门 G_M 能驱动多少个同样的与非门。要求 G_M 输出的高、低电平满足 $V_{OH} \geq 3.2V$, $V_{OL} \leq 0.4V$ 。与非门的输入电流为 $I_{IL} \leq -1.6mA$, $I_{IH} \leq 40\mu A$ 。 $V_{OL} \leq 0.4V$ 时输出电流最大值为 $I_{OL(max)} = 16mA$, $V_{OH} \geq 3.2V$ 时输出电流最大值为 $I_{OH(max)} = -0.4mA$ 。 G_M 的输出电阻可忽略不计。

[题 2.6] 在图 P2.6 由 74 系列或非门组成的电路中,试求门 G_M 能驱动多少个同样的或非门。要求 G_M 输出的高、低电平满足 $V_{OH} \geq 3.2V$, $V_{OL} \leq 0.4V$ 。或非门每个输入端的输入电流为 $I_{IL} \leq -1.6mA$, $I_{IH} \leq 40\mu A$ 。 $V_{OL} \leq 0.4V$ 时输出电流的最大值为 $I_{OL(max)} = 16mA$, $V_{OH} \geq 3.2V$ 时输出电流的最大值为 $I_{OH(max)} = -0.4mA$ 。 G_M 的输出电阻可忽略不计。

[题 2.7] 计算图 P2.7 电路中上拉电阻 R_L 的阻值范围。其中 G_1 、 G_2 、 G_3 是 74LS 系列 OC 门,输出管截止时的漏电流 $I_{OH} \leq 100\mu A$,输出低电平 $V_{OL} \leq 0.4V$ 时允许的最大负载电流 $I_{LM} = 8mA$ 。 G_4 、 G_5 、 G_6 为 74LS 系列与非门,它们的输入电流为 $I_{IL} \leq -0.4mA$, $I_{IH} \leq 20\mu A$ 。 OC 门的输出高、低电平应满足 $V_{OH} \geq 3.2V$, $V_{OL} \leq 0.4V$ 。




图 P2.5




图 P2.6




图 P2.7

[题 2.8] 图 P2.8 是一个继电器线圈驱动电路。要求在 $v_I = V_{IH}$ 时三极管 T 截止, 而 $v_I \approx 0$ 时三极管 T 饱和导通。已知 OC 门输出管截止时的漏电流 $I_{OH} \leq 100 \mu A$, 导通时允许流过的最大电流 $I_{LM} = 10 mA$, 管压降小于 $0.1 V$ 。三极管 $\beta = 50$, 继电器线圈内阻 240Ω , 电源电压 $V_{CC} = 12 V$, $V_{EE} = -8 V$, $R_2 = 3.2 k\Omega$, $R_3 = 18 k\Omega$, 试求 R_1 的阻值范围。






图 P2.8

[题 2.9] 在图 P2.9(a) 电路中已知三极管导通时 $V_{BE} = 0.7 V$, 饱和压降 $V_{CE(sat)} = 0.3 V$, 三极管的电流放大系数 $\beta = 100$ 。OC 门 G_1 输出管截止时的漏电流约为 $50 \mu A$, 导通时允许的最大负载电流为 $16 mA$, 输出低电平 $\leq 0.3 V$ 。 $G_2 \sim G_5$ 均为 74 系列 TTL 电路, 其中 G_2 为反相器, G_3 和 G_4 是与非门, G_5 是或非门, 它们的输入特性如图 P2.9(b) 所示。试问



(a)



(b)

图 P2.9

(1) 在三极管集电极输出的高、低电压满足 $V_{OH} \geq 3.5 V$ 、 $V_{OL} \leq 0.3 V$ 的条件下, R_B 的取值范围有多大?

(2) 若将 OC 门改成推拉式输出的 TTL 门电路, 会发生什么问题?

[题 2.10] 试说明在下列情况下, 用万用电表测量图

P2.10 的 v_{12} 端得到的电压各为多少:

- (1) v_{11} 悬空;
- (2) v_{11} 接低电平(0.2V);
- (3) v_{11} 接高电平(3.2V);
- (4) v_{11} 经 51Ω 电阻接地;
- (5) v_{11} 经 $10k\Omega$ 电阻接地。




图 P2.10

图中的与非门为 74 系列的 TTL 电路, 万用电表使用 5V 量程, 内阻为 $20k\Omega/V$ 。

[题 2.11] 若将上题中的与非门改为 74 系列 TTL 或非门, 试问在上列五种情况下测得的 v_{12} 各为多少?

[题 2.12] 试绘出图 P2.12 电路的高电平输出特性和低电平输出特性。已知 $V_{CC} = 5V$, $R_L = 1k\Omega$ 。OC 门截止时输出管的漏电流 $I_{OH} = 200\mu A$ 。 $V_I = V_{IH}$ 时 OC 门输出管饱和导通, 在 $I_L < I_{LM}$ 的范围内导通内阻小于 20Ω 。




图 P2.12

[题 2.13] 在图 P2.13 电路中, 为保证 $v_{O1} = 0.2V$ 时 $v_{12} \leq 0.5V$, 试计算 G_1 和 G_2 为 74 系列、74H 系列、74S 系列和 74LS 系列与非门时 R 的最大允许值。74 系列、74H 系列、74S 系列和 74LS 系列与非门的电路结构和电路参数详见图 2.4.20、图 2.4.34、图 2.4.37 和图 2.4.39。





图 P2.13

[题 2.14] 试分析图 P2.14 中各电路的逻辑功能, 写出输出逻辑函数式。

[题 2.15] 双极型数字集成电路有哪些类型? 各有什么特点?

[题 2.16] 若将图 P2.10 中的门电路改为 CMOS 与非门, 试说明当 v_{11} 为 [题 2.10] 给出的五种状态时测得的 v_{12} 各等于多少?







图 P2.14

[题 2.17] 试分析图 P2.17 中各电路的逻辑功能, 写出输出逻辑函数式。

[题 2.18] 在 CMOS 电路中有时采用图 P2.18(a)~(d)所示的扩展功能用法, 试分析各图的逻辑功能, 写出 $Y_1 \sim Y_4$ 的逻辑式。已知电源电压 $V_{DD} = 10V$, 二极管的正向导通压降为 $0.7V$ 。

[题 2.19] 上题中使用的扩展方法能否用于 TTL 门电路? 试说明理由。






图 P2.17

[题 2.20] 已知 CMOS 门电路的电源电压 $V_{DD} = 10\text{V}$, 静态电源电流 $I_{DD} = 2\mu\text{A}$, 输入信号为 100kHz 的方波(上升时间和下降时间可忽略不计), 负载电容 $C_L = 200\text{pF}$, 试计算它的静态功耗、动态功耗、总功耗和电源平均电流。

[题 2.21] 试说明下列各种门电路中哪些可以将输出端并联使用(输入端的状态不一定相同)。

- (1) 具有推拉式输出级的 TTL 电路;
- (2) TTL 电路的 OC 门;
- (3) TTL 电路的三态输出门;
- (4) 普通的 CMOS 门;
- (5) 漏极开路输出的 CMOS 门;
- (6) CMOS 电路的三态输出门。

[题 2.22] 计算图 P2.22 电路中接口电路输出端 v_C 的高、低电平, 并说明接口电路参




图 P2.18

数的选择是否合理。CMOS 或非门的电源电压 $V_{DD} = 10V$, 空载输出的高、低电平分别为 $V_{OH} = 9.95V$, $V_{OL} = 0.05V$, 门电路的输出电阻小于 200Ω 。TTL 与非门的高电平输入电流 $I_{IH} = 20\mu A$, 低电平输入电流 $I_{IL} = -0.4mA$ 。




图 P2.22




图 P2.23

[题 2.23] 图 P2.23 是用 TTL 电路驱动 CMOS 电路的实例, 试计算上拉电阻 R_L 的取值范围。TTL 与非门在 $V_{OI} \leq 0.3V$ 时的最大输出电流为 $8mA$, 输出端的 T_5 管截止时有 $50\mu A$ 的漏电流。CMOS 或非门的输入电流可以忽略。要求加到 CMOS 或非门输入端的电压满足 $V_{IH} \geq 4V$, $V_{IL} \leq 0.3V$ 。给定电源电压 $V_{DD} = 5V$ 。

第三章 组合逻辑电路

内 容 提 要

本章将重点介绍组合逻辑电路的特点以及组合逻辑电路的分析方法和设计方法。

首先讲述组合逻辑电路的共同特点和一般的分析方法和设计方法。然后介绍常用的各种中规模集成的组合逻辑电路的工作原理和使用方法。最后,着重从物理概念上说明竞争-冒险现象及其成因,并扼要地介绍消除竞争-冒险现象的常用方法。

3.1 概述

一、组合逻辑电路的特点

根据逻辑功能的不同特点,可以把数字电路分成两大类,一类叫做组合逻辑电路(简称组合电路),另一类叫做时序逻辑电路(简称时序电路)。

在组合逻辑电路中,任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。这就是组合逻辑电路在逻辑功能上的共同特点。

图 3.1.1 就是一个组合逻辑电路的例子。它有三个输入变量 A 、 B 、 CI 和两个输出变量 S 、 CO 。由图可知,无论任何时刻,只要 A 、 B 和 CI 的取值确定了,则 S 和 CO 的取值也随之确定,与电路过去的工作状态无关。




图 3.1.1 组合逻辑电路举例

二、逻辑功能的描述

从理论上讲,逻辑图本身就是逻辑功能的一种表达方式。然而在许多情况下,用逻辑图所表示的逻辑功能不够直观,往往还需要把它转换为逻辑函数式或逻辑真值表的形式,以使电路的逻辑功能更加直观、明显。

例如,将图 3.1.1 的逻辑功能写成逻辑函数式的形式即可得到

$$\begin{cases} S = (A \oplus B) \oplus CI \\ CO = (A \oplus B) CI + AB \end{cases} \quad (3.1.1)$$

对于任何一个多输入、多输出的组合逻辑电路,都可以用图 3.1.2 的框图表示。图中 a_1, a_2, \dots, a_n 表示输入变量, y_1, y_2, \dots, y_m 表示输出变量。输出与输入间的逻辑关系可以用一组逻辑函数表示




图 3.1.2 组合逻辑电路的框图

$$\begin{cases} y_1 = f_1(a_1, a_2, \dots, a_n) \\ y_2 = f_2(a_1, a_2, \dots, a_n) \\ \vdots \\ y_m = f_m(a_1, a_2, \dots, a_n) \end{cases} \quad (3.1.2)$$

或者写成向量函数的形式

$$Y = F(A) \quad (3.1.3)$$

从组合电路逻辑功能的特点不难想到,既然它的输出与电路的历史状况无关,那么电路中就不能包含有存储单元。这就是组合逻辑电路在电路结构上的共同特点。

3.2 组合逻辑电路的分析方法和设计方法

3.2.1 组合逻辑电路的分析方法

所谓分析一个给定的逻辑电路,就是要通过分析找出电路的逻辑功能来。

通常采用的分析方法是先从电路的输入到输出逐级写出逻辑函数式,最后得到表示输出与输入关系的逻辑函数式。然后用公式化简法或卡诺图化简法将得到的函数式化简或变换,以使逻辑关系简单明了。为了使电路的逻辑功能更加直观,有时还可以把逻辑函数式转换为真值表的形式。

【例 3.2.1】 试分析图 3.2.1 电路的逻辑功能,指出该电路的用途。




图 3.2.1 例 3.2.1 的电路

解: 根据给出的逻辑图可写出 Y_2 、 Y_1 、 Y_0 和 D 、 C 、 B 、 A 之间的逻辑函数式

$$\begin{cases} Y_2 = \overline{DC} \cdot \overline{DBA} = DC + DBA \\ Y_1 = \overline{DCB} \cdot \overline{DC} \overline{B} \cdot \overline{DC} \overline{A} = \overline{DCB} + \overline{DC} \overline{B} + \overline{DC} \overline{A} \\ Y_0 = \overline{DC} \cdot \overline{DB} = \overline{D} \overline{C} + \overline{D} \overline{B} \end{cases} \quad (3.2.1)$$

从上面的逻辑函数式中我们还不能立刻看出这个电路的逻辑功能和用途。为此,还需将式(3.2.1)转换成真值表的形式,得到表 3.2.1。

表 3.2.1 图 3.2.1 电路的逻辑真值表

输 入				输 出		
D	C	B	A	Y_2	Y_1	Y_0
0	0	0	0	0	0	1
0	0	0	1	0	0	1
0	0	1	0	0	0	1
0	0	1	1	0	0	1
0	1	0	0	0	0	1
0	1	0	1	0	0	1
0	1	1	0	0	1	0
0	1	1	1	0	1	0
1	0	0	0	0	1	0
1	0	0	1	0	1	0
1	0	1	0	0	1	0
1	0	1	1	1	0	0
1	1	0	0	1	0	0
1	1	0	1	1	0	0
1	1	1	0	1	0	0
1	1	1	1	1	0	0

由表 3.2.1 可以看到,当 DCBA 表示的二进制数小于或等于 5 时 Y_0 为 1,当这个二进制数在 6 和 10 之间时 Y_1 为 1,而当这个二进制数大于或等于 11 时 Y_2 为 1。因此,这个逻辑电路可以用来判别输入的 4 位二进制数数值的范围。

可见,一旦将电路的逻辑功能列成真值表,它的功能也就一目了然了。

3.2.2 组合逻辑电路的设计方法

根据给出的实际逻辑问题,求出实现这一逻辑功能的最简单逻辑电路,这就是设计组合逻辑电路时要完成的工作。

这里所说的“最简”,是指电路所用的器件数最少,器件的种类最少,而且器件之间的连线也最少。

组合逻辑电路的设计工作通常可按如下步骤进行:

一、进行逻辑抽象

在许多情况下,提出的设计要求是用文字描述的一个具有一定因果关系的事件。这时就需要通过逻辑抽象的方法,用一个逻辑函数来描述这一因果关系。

逻辑抽象的工作通常是这样进行的:

1. 分析事件的因果关系,确定输入变量和输出变量。一般总是把引起事件的原因定为输入变量,而把事件的结果作为输出变量。

2. 定义逻辑状态的含意。

以二值逻辑的 0、1 两种状态分别代表输入变量和输出变量的两种不同状态。这里 0 和 1 的具体含意完全是由设计者人为选定的。这项工作也叫做逻辑状态赋值。

3. 根据给定的因果系列出逻辑真值表。

至此,便将一个实际的逻辑问题抽象成一个逻辑函数了。而且,这个逻辑函数首先是以真值表的形式给出的。

二、写出逻辑函数式

为便于对逻辑函数进行化简和变换,需要把真值表转换为对应的逻辑函数式。转换的方法已在第一章中讲过。

三、选定器件的类型

为了产生所需要的逻辑函数,既可以用小规模集成的门电路组成相应的逻辑电路,也可以用中规模集成的常用组合逻辑器件或可编程逻辑器件等构成相应的逻辑电路。应该根据对电路的具体要求和器件的资源情况决定采用哪一种类型的器件。

四、将逻辑函数化简或变换成适当的形式

在使用小规模集成的门电路进行设计时,为获得最简单的设计结果,应将函数式化成最简形式,即函数式中相加的乘积项最少,而且每个乘积项中的因子也最少。如果对所用器件的种类有附加的限制(例如只允许用单一类型的与非门),则还应将函数式变换成与器件种类相适应的形式(例如将函数式化作与非-与非形式)。

在使用中规模集成的常用组合逻辑电路设计电路时,需要把函数式变换为适当的形式,以便能用最少的器件和最简单的连线接成所要求的逻辑电路。在下一节中将会看到,每一种中规模集成器件的逻辑功能都可以写成一个逻辑函数式。在使用这些器件设计组合逻辑电路时,应该把待产生的逻辑函数变换成与所用器件的逻辑函数式相同或类似的形式。具体做法将在下一节中介绍。

有关使用存储器和可编程逻辑器件设计组合逻辑电路的具体作法,在后面的章节中再作介绍。

目前用于逻辑设计的计算机辅助设计软件几乎都具有对逻辑函数进行化简或变换的功能,因而,在采用计算和辅助设计时,逻辑函数的化简和变换都是由计算机自动完成的。

五、根据化简或变换后的逻辑函数式,画出逻辑电路的连接图

至此,原理性设计(或称逻辑设计)已经完成。

六、工艺设计

为了把逻辑电路实现为具体的电路装置,还需要作一系列的工艺设计工作,包括设计机箱、面板、电源、显示电路、控制开关等等。最后还必须完成组装、调试。这部分内容请读者自行参阅有关资料,这里就不作具体的介绍了。

图 3.2.2 中以方框图的形式总结了逻辑设计的过程。应当指出,上述的设




图 3.2.2 组合逻辑电路的设计过程

计步骤并不是一成不变的。例如,有的设计要求直接以真值表的形式给出,就不用进行逻辑抽象了。又如,有的问题逻辑关系比较简单、直观,也可以不经过逻辑真值表而直接写出函数式来。

【例 3.2.2】设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿三盏灯组成,如图 3.2.3 所示。正常工作情况下,任何时刻必有一盏灯点亮,而且只允许有一盏灯点亮。而当出现其他五种点亮状态时,电路发生故障,这时要求发出故障信号,以提醒维护人员前去修理。




图 3.2.3 交通信号灯的正常工作状态与故障状态

解：1. 首先进行逻辑抽象。

取红、黄、绿三盏灯的状态为输入变量,分别用 R 、 A 、 G 表示,并规定灯亮时为 1,不亮时为 0。取故障信号为输出变量,以 Z 表示之,并规定正常工作状态下 Z 为 0,发生故障时 Z 为 1。

根据题意可列出表 3.2.2 所示的逻辑真值表。

表 3.2.2 例 3.2.2 的逻辑真值表

R	A	G	Z
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

2. 写出逻辑函数式。

由表 3.2.2 知

$$Z = \bar{R} \bar{A} \bar{G} + \bar{R} A \bar{G} + R \bar{A} \bar{G} + R A \bar{G} + R A G \quad (3.2.2)$$

3. 选定器件类型为小规模集成门电路。

4. 将式(3.2.2)化简后得到

$$Z = \bar{R} \bar{A} \bar{G} + RA + RG + AG \quad (3.2.3)$$

5. 根据式(3.2.3)的化简结果画出逻辑电路图,得到图 3.2.4 电路。

由于式(3.2.3)为最简与-或表达式,所以只有在使用与门和或门组成电路时才得到最简单的电路。如果要求用其他类型的门电路来组成这个逻辑电路,则为了得到最简单的电路,化简的结果亦需相应地改变。

例如,在要求全部用与非门组成这个逻辑电路时,就应当将函数式化为最简与非-与非表达式。这种形式通常可以通过将与-或表达式两次求反得到。在上例中,将式(3.2.3)两次求反后得到

$$\begin{aligned} Z &= \overline{\overline{R} \overline{A} \overline{G} + RA + RG + AG} \\ &= \overline{\overline{R} \overline{A} \overline{G}} \cdot \overline{RA} \cdot \overline{RG} \cdot \overline{AG} \end{aligned} \quad (3.2.4)$$

根据式(3.2.4)即可画出全部用与非门和反相器组成的逻辑电路,如图3.2.5所示。




图 3.2.4 例 3.2.2 的逻辑图之一




图 3.2.5 例 3.2.2 的逻辑图之二

如果要求用与或非门实现这个逻辑电路,那么就必须把式(3.2.3)化为最简与或非表达式。在第一章里我们曾经讲过,最简的与或非表达式可以通过合并卡诺图上的0,然后求反而得到。为此,将函数Z的卡诺图画出,如图3.2.6所示。将图中的0合并、求反得到




图 3.2.6 例 3.2.2 的卡诺图




图 3.2.7 例 3.2.2 的逻辑图之三

$$Z = R \overline{A} \overline{G} + \overline{R} A \overline{G} + \overline{R} A \overline{G} \quad (3.2.5)$$

按照式(3.2.5)画出的用与或非门组成的逻辑电路图如图3.2.7所示。

3.3 若干常用的组合逻辑电路

由于人们在实践中遇到的逻辑问题层出不穷,因而为解决这些逻辑问题而设计的逻辑电路也不胜枚举。然而我们发现,其中有些逻辑电路经常、大量地出现在各种数字系统当中。这些电路包括编码器、译码器、数据选择器、数值比较器、加法器、函数发生器、奇偶校验器/发生器等。为了使用方便,已经把这些逻辑电路制成了中、小规模集成的标准化集成电路产品。下面就分别介绍一下这些器件的工作原理和使用方法。

3.3.1 编码器

为了区分一系列不同的事物,将其中的每个事物用一个二值代码表示,这就是编码的含意。在二值逻辑电路中,信号都是以高、低电平的形式给出的。因此,编码器的逻辑功能就是把输入的每一个高、低电平信号编成一个对应的二进制代码。

一、普通编码器

目前经常使用的编码器有普通编码器和优先编码器两类。在普通编码器中,任何时刻只允许输入一个编码信号,否则输出将发生混乱。

现以3位二进制普通编码器为例,分析一下普通编码器的工作原理。图3.3.1是3位二进制编码器的框图,它的输入是 $I_0 \sim I_7$ 8个高电平信号,输出是3位二进制代码 $Y_2 Y_1 Y_0$ 。为此,又把它叫做8线-3线编码器。输出与输入的对应关系由表3.3.1给出。




图 3.3.1 3 位二进制 (8 线 - 3 线) 编码器的框图

表 3.3.1 3 位二进制编码器的真值表

输 入								输 出		
I_0	I_1	I_2	I_3	I_4	I_5	I_6	I_7	Y_2	Y_1	Y_0
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1

将表 3.3.1 的真值表写成对应的逻辑式得到

$$\begin{cases} Y_2 = \bar{I}_0 \bar{I}_1 \bar{I}_2 \bar{I}_3 I_4 \bar{I}_5 \bar{I}_6 \bar{I}_7 + \bar{I}_0 \bar{I}_1 \bar{I}_2 \bar{I}_3 \bar{I}_4 I_5 \bar{I}_6 \bar{I}_7, \\ \quad + \bar{I}_0 \bar{I}_1 \bar{I}_2 \bar{I}_3 \bar{I}_4 \bar{I}_5 I_6 \bar{I}_7 + \bar{I}_0 \bar{I}_1 \bar{I}_2 \bar{I}_3 \bar{I}_4 \bar{I}_5 \bar{I}_6 I_7 \\ Y_1 = \bar{I}_0 \bar{I}_1 I_2 \bar{I}_3 I_4 \bar{I}_5 \bar{I}_6 \bar{I}_7 + \bar{I}_0 \bar{I}_1 \bar{I}_2 I_3 \bar{I}_4 \bar{I}_5 \bar{I}_6 \bar{I}_7 \\ \quad + \bar{I}_0 \bar{I}_1 \bar{I}_2 \bar{I}_3 \bar{I}_4 I_5 I_6 \bar{I}_7 + \bar{I}_0 \bar{I}_1 \bar{I}_2 \bar{I}_3 \bar{I}_4 \bar{I}_5 \bar{I}_6 I_7 \\ Y_0 = \bar{I}_0 I_1 \bar{I}_2 \bar{I}_3 \bar{I}_4 \bar{I}_5 \bar{I}_6 \bar{I}_7 + \bar{I}_0 \bar{I}_1 I_2 I_3 \bar{I}_4 \bar{I}_5 \bar{I}_6 \bar{I}_7 \\ \quad + \bar{I}_0 \bar{I}_1 \bar{I}_2 \bar{I}_3 \bar{I}_4 I_5 \bar{I}_6 \bar{I}_7 + \bar{I}_0 \bar{I}_1 \bar{I}_2 \bar{I}_3 \bar{I}_4 \bar{I}_5 \bar{I}_6 I_7 \end{cases} \quad (3.3.1)$$

如果任何时刻 $I_0 \sim I_7$ 当中仅有一个取值为 1, 即输入变量取值的组合仅有表 3.2.1 中列出的 8 种状态, 则输入变量为其他取值下其值等于 1 的那些最小项均为约束项。利用这些约束项将式(3.3.1)化简, 得到

$$\begin{cases} Y_2 = I_4 + I_5 + I_6 + I_7 \\ Y_1 = I_2 + I_3 + I_6 + I_7 \\ Y_0 = I_1 + I_3 + I_5 + I_7 \end{cases} \quad (3.3.2)$$

图 3.3.2 就是根据式(3.3.2)得出的编码器电路。这个电路是由 3 个或门组成的。




图 3.3.2 3 位二进制编码器

二、优先编码器

在优先编码器电路中, 允许同时输入两个以上编码信号。不过在设计优先编码器时已经将所有输入信号按优先顺序排了队, 当几个输入信号同时出现时, 只对其中优先权最高的一个进行编码。

图 3.3.3 给出了 8 线-3 线优先编码器 74LS148 的逻辑图。如果不考虑由门 G_1 、 G_2 和 G_3 构成的附加控制电路, 则编码器电路只有图中虚线框以内的这一部分。

从图 3.3.3 写出输出的逻辑式, 即得到

$$\begin{cases} \bar{Y}_2 = (I_4 + I_5 + I_6 + I_7) \cdot S \\ \bar{Y}_1 = (I_2 \bar{I}_4 \bar{I}_5 + I_1 \bar{I}_4 \bar{I}_5 + I_6 + I_7) \cdot S \\ \bar{Y}_0 = (I_1 \bar{I}_2 \bar{I}_4 \bar{I}_6 + I_3 \bar{I}_4 \bar{I}_6 + I_5 \bar{I}_6 + I_7) \cdot S \end{cases} \quad (3.3.3)$$

为了扩展电路的功能和增加使用的灵活性, 在 74LS148 的逻辑电路中附加了由门 G_1 、 G_2 和 G_3 组成的控制电路。其中 \bar{S} 为选通输入端, 只有在 $\bar{S} = 0$ 的条件下, 编码器才能正常工作。而在 $\bar{S} = 1$ 时, 所有的输出端均被封锁在高电平。




图 3.3.3 8线-3线优先编码器 74LS148 的逻辑图

选通输出端 \bar{Y}_S 和扩展端 \bar{Y}_{EX} 用于扩展编码功能。由图可知

$$\bar{Y}_S = \bar{I}_0 \bar{I}_1 \bar{I}_2 \bar{I}_3 \bar{I}_4 \bar{I}_5 \bar{I}_6 \bar{I}_7 S \quad (3.3.4)$$

上式表明,只有当所有的编码输入端都是高电平(即没有编码输入),而且 $S=1$ 时, \bar{Y}_S 才是低电平。因此, \bar{Y}_S 的低电平输出信号表示“电路工作,但无编码输入”。

从图 3.3.3 还可以写出

$$\begin{aligned} \bar{Y}_{EX} &= \bar{I}_0 \bar{I}_1 \bar{I}_2 \bar{I}_3 \bar{I}_4 \bar{I}_5 \bar{I}_6 \bar{I}_7 S \cdot S \\ &= (I_0 + I_1 + I_2 + I_3 + I_4 + I_5 + I_6 + I_7) \cdot S \end{aligned} \quad (3.3.5)$$

这说明只要任何一个编码输入端有低电平信号输入,且 $S=1$, \bar{Y}_{EX} 即为低电平。因此, \bar{Y}_{EX} 的低电平输出信号表示“电路工作,而且有编码输入”。

根据式(3.3.3)、(3.3.4)和(3.3.5)可以列出表 3.3.2 所示的 74LS148 的功能表。它的输入和输出均以低电平作为有效信号。

表 3.3.2 74LS148 的功能表

\bar{S}	输 入								输 出				
	\bar{I}_0	\bar{I}_1	\bar{I}_2	\bar{I}_3	\bar{I}_4	\bar{I}_5	\bar{I}_6	\bar{I}_7	\bar{Y}_2	\bar{Y}_1	\bar{Y}_0	\bar{Y}_s	\bar{Y}_{EX}
1	x	x	x	x	x	x	x	x	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0	1
0	x	x	x	x	x	x	x	0	0	0	0	1	0
0	x	x	x	x	x	x	0	1	0	0	1	1	0
0	x	x	x	x	x	0	1	1	0	1	0	1	0
0	x	x	x	x	0	1	1	1	0	1	1	1	0
0	x	x	x	0	1	1	1	1	1	0	0	1	0
0	x	x	0	1	1	1	1	1	1	0	1	1	0
0	x	0	1	1	1	1	1	1	1	1	0	1	0
0	0	1	1	1	1	1	1	1	1	1	1	1	0

由表中不难看出,在 $\bar{S} = 0$ 电路正常工作状态下,允许 $\bar{I}_0 \sim \bar{I}_7$ 当中同时有几个输入端为低电平,即有编码输入信号。 \bar{I}_7 的优先权最高, \bar{I}_0 的优先权最低。当 $\bar{I}_7 = 0$ 时,无论其他输入端有无输入信号(表中以 \times 表示),输出端只给出 \bar{I}_7 的编码,即 $\bar{Y}_2 \bar{Y}_1 \bar{Y}_0 = 000$ 。当 $\bar{I}_7 = 1$ 、 $\bar{I}_6 = 0$ 时,无论其余输入端有无输入信号,只对 \bar{I}_6 编码,输出为 $\bar{Y}_2 \bar{Y}_1 \bar{Y}_0 = 001$ 。其余的输入状态请读者自行分析。

表中出现的 3 种 $\bar{Y}_2 \bar{Y}_1 \bar{Y}_0 = 111$ 情况可以用 \bar{Y}_s 和 \bar{Y}_{EX} 的不同状态加以区分。

下面通过一个具体例子说明一下利用 \bar{Y}_s 和 \bar{Y}_{EX} 信号实现电路功能扩展的方法。

【例 3.3.1】试用两片 74LS148 接成 16 线-4 线优先编码器,将 $A_0 \sim A_{15}$ 16 个低电平输入信号编为 0000~1111 16 个 4 位二进制代码。其中 A_{15} 的优先权最高, A_0 的优先权最低。

解: 由于每片 74LS148 只有 8 个编码输入,所以需将 16 个输入信号分别接到两片上。现将 $A_{15} \sim A_8$ 8 个优先权高的输入信号接到第(1)片的 $\bar{I}_7 \sim \bar{I}_0$ 输入端,而将 $A_7 \sim A_0$ 8 个优先权低的输入信号接到第(2)片的 $\bar{I}_7 \sim \bar{I}_0$ 。

按照优先顺序的要求,只有 $\bar{I}_{15} \sim \bar{I}_8$ 均无输入信号时,才允许对 $\bar{I}_7 \sim \bar{I}_0$ 的输入信号编码。因此,只要把第(1)片的“无编码信号输入”信号 \bar{Y}_s 作为第(2)片的选通输入信号 \bar{S} 就行了。

此外,当第(1)片有编码信号输入时它的 $\bar{Y}_{EX} = 0$,无编码信号输入时 $\bar{Y}_{EX} = 1$,正好可以用它作为输出编码的第四位,以区分 8 个高优先权输入信号和 8 个低优先权输入信号的编码。编码输出的低 3 位应为两片输出 \bar{Y}_2 、 \bar{Y}_1 、 \bar{Y}_0 的逻辑或。

依照上面的分析,便得到了图 3.3.4 的逻辑图。




图 3.3.4 用两片 74LS148 接成的 16 线 - 4 线优先编码器

由图 3.3.4 可见,当 $\bar{A}_{15} \sim \bar{A}_8$ 中任一输入端为低电平时,例如 $\bar{A}_{11} = 0$,则片 (1) 的 $\bar{Y}_{EX} = 0, Z_3 = 1, \bar{Y}_2 \bar{Y}_1 \bar{Y}_0 = 100$ 。同时片 (1) 的 $\bar{Y}_S = 1$,将片 (2) 封锁,使它的输出 $\bar{Y}_2 \bar{Y}_1 \bar{Y}_0 = 111$ 。于是在最后的输出端得到 $Z_3 Z_2 Z_1 Z_0 = 1011$ 。如果 $A_{15} \sim \bar{A}_8$ 中同时有几个输入端为低电平,则只对其中优先权最高的一个信号编码。

当 $\bar{A}_{15} \sim \bar{A}_8$ 全部为高电平(没有编码输入信号)时,片 (1) 的 $\bar{Y}_S = 0$,故片 (2) 的 $\bar{S} = 0$,处于编码工作状态,对 $\bar{A}_7 \sim \bar{A}_0$ 输入的低电平信号中优先权最高的一个进行编码。例如 $\bar{A}_5 = 0$,则片 (2) 的 $\bar{Y}_2 \bar{Y}_1 \bar{Y}_0 = 010$ 。而此时片 (1) 的 $Y_{EX} = 1, Z_3 = 0$ 。片 (1) 的 $\bar{Y}_2 \bar{Y}_1 \bar{Y}_0 = 111$ 。于是在输出得到了 $Z_3 Z_2 Z_1 Z_0 = 0101$ 。

在常用的优先编码器电路中,除了二进制编码器以外,还有一类叫做二 - 十进制优先编码器。它可将 $\bar{I}_0 \sim \bar{I}_9$ 10 个输入信号分别编成 10 个 BCD 代码。在 $\bar{I}_0 \sim \bar{I}_9$ 10 个输入信号中 \bar{I}_9 的优先权最高, \bar{I}_0 的优先权最低。

图 3.3.5 是二 - 十进制优先编码器 74LS147 的逻辑图。

由图得到

$$\begin{cases} \bar{Y}_3 = \bar{I}_8 + \bar{I}_9 \\ \bar{Y}_2 = \bar{I}_7 \bar{I}_8 \bar{I}_9 + \bar{I}_6 \bar{I}_8 \bar{I}_9 + \bar{I}_5 \bar{I}_8 \bar{I}_9 + \bar{I}_4 \bar{I}_8 \bar{I}_9 \\ \bar{Y}_1 = \bar{I}_7 \bar{I}_8 \bar{I}_9 + \bar{I}_6 \bar{I}_8 \bar{I}_9 + \bar{I}_3 \bar{I}_4 \bar{I}_5 \bar{I}_8 \bar{I}_9 + \bar{I}_2 \bar{I}_4 \bar{I}_5 \bar{I}_8 \bar{I}_9 \\ \bar{Y}_0 = \bar{I}_9 + \bar{I}_7 \bar{I}_8 \bar{I}_9 + \bar{I}_5 \bar{I}_6 \bar{I}_8 \bar{I}_9 + \bar{I}_3 \bar{I}_4 \bar{I}_6 \bar{I}_8 \bar{I}_9 + \bar{I}_1 \bar{I}_2 \bar{I}_4 \bar{I}_6 \bar{I}_8 \bar{I}_9 \end{cases} \quad (3.3.6)$$

将式 (3.3.6) 化为真值表的形式,即得到表 3.3.3。由表可知,编码器的输

3.3.2 译码器

译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号。因此,译码是编码的反操作。常用的译码器电路有二进制译码器、二-十进制译码器和显示译码器三类。

一、二进制译码器

二进制译码器的输入是一组二进制代码,输出是一组与输入代码一一对应的高、低电平信号。

图 3.3.6 是 3 位二进制译码器的框图。输入的 3 位二进制代码共有 8 种状态,译码器将每个输入代码译成对应的一根输出线上的高、低电平信号。因此,也把这个译码器叫做 3 线-8 线译码器。

图 3.3.7 是采用二极管与门阵列构成的 3 位二进制译码器,图中的 A_2 、 A_1 、 A_0 是输入端, $Y_0 \sim Y_7$ 是 8 个输出端。

假定电源电压 $V_{CC} = 5V$,输入信号的高、低电平分别为 3V 和 0V,二极管的




图 3.3.6 3 位二进制(3 线 - 8 线)译码器的框图




图 3.3.7 用二极管与门阵列组成的 3 线 - 8 线译码器

导通压降为0.7V。当 $A_2 A_1 A_0 = 000$ 时, A_2 、 A_1 、 A_0 为 0V, \bar{A}_2 、 \bar{A}_1 、 \bar{A}_0 为 3V。这时只有 Y_0 输出高电平(3.7V),其余的输出端均为低电平(0.7V),于是将输入的 000 代码译成了 Y_0 端的高电平信号。

同理,译码器也将其他的每一个输入代码译成对应输出端的高电平信号。它们之间的对应关系如表 3.3.4 所示。

表 3.3.4 3 位二进制译码器的真值表

输 入			输 出							
A_2	A_1	A_0	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

用二极管与门阵列构成的译码器虽然比较简单,但也存在两个严重的缺点。其一是电路的输入电阻较低而输出电阻较高,其二是输出的高、低电平信号发生偏移(偏离输入信号的高、低电平)。因此,通常只在一些大规模集成电路内部采用这种结构,而在一些中规模集成电路译码器中多半采用三极管集成门电路结构。

74LS138 就是用 TTL 与非门组成的 3 线-8 线译码器,它的逻辑图如图 3.3.8 所示。




图 3.3.8 用与非门组成的 3 线-8 线译码器 74LS138

当附加控制门 G_0 的输出为高电平 ($S=1$) 时,可由逻辑图写出

$$\left\{ \begin{array}{l} \overline{Y_0} = \overline{\overline{A_2 A_1 A_0}} = \overline{m_0} \\ \overline{Y_1} = \overline{\overline{A_2 A_1 A_0}} = \overline{m_1} \\ \overline{Y_2} = \overline{\overline{A_2 A_1 A_0}} = \overline{m_2} \\ \overline{Y_3} = \overline{\overline{A_2 A_1 A_0}} = \overline{m_3} \\ \overline{Y_4} = \overline{\overline{A_2 A_1 A_0}} = \overline{m_4} \\ \overline{Y_5} = \overline{\overline{A_2 A_1 A_0}} = \overline{m_5} \\ \overline{Y_6} = \overline{\overline{A_2 A_1 A_0}} = \overline{m_6} \\ \overline{Y_7} = \overline{\overline{A_2 A_1 A_0}} = \overline{m_7} \end{array} \right. \quad (3.3.7)$$

【例 3.3.2】 试用两片 3 线 - 8 线译码器 74LS138 组成 4 线 - 16 线译码器, 将输入的 4 位二进制代码 $D_3D_2D_1D_0$ 译成 16 个独立的低电平信号 $\bar{Z}_0 \sim \bar{Z}_{15}$ 。

解: 由图 3.3.8 可见, 74LS138 仅有 3 个地址输入端 A_2, A_1, A_0 。如果想对 4 位二进制代码译码, 只能利用一个附加控制端 ($S_1, \bar{S}_2, \bar{S}_3$ 中的一个) 作为第四个地址输入端。

取第(1)片 74LS138 的 \bar{S}_2 和 \bar{S}_3 作为它的第四个地址输入端(同时令 $S_1 = 1$), 取第(2)片的 S_1 作为它的第四个地址输入端(同时令 $\bar{S}_2 = \bar{S}_3 = 0$), 取两片的 $A_2 = D_2, A_1 = D_1, A_0 = D_0$, 并将第(1)片的 \bar{S}_2 和 \bar{S}_3 接 \bar{D}_3 , 将第(2)片的 S_1 接 D_3 , 如图 3.3.9 所示, 于是得到两片 74LS138 的输出分别为

$$\begin{cases} \bar{Z}_0 = \bar{D}_3 \bar{D}_2 \bar{D}_1 \bar{D}_0 \\ \bar{Z}_1 = \bar{D}_3 \bar{D}_2 \bar{D}_1 D_0 \\ \vdots \\ \bar{Z}_7 = \bar{D}_3 D_2 D_1 D_0 \end{cases} \quad (3.3.8)$$

$$\begin{cases} \bar{Z}_8 = D_3 \bar{D}_2 \bar{D}_1 \bar{D}_0 \\ \bar{Z}_9 = D_3 \bar{D}_2 \bar{D}_1 D_0 \\ \vdots \\ \bar{Z}_{15} = D_3 D_2 D_1 D_0 \end{cases} \quad (3.3.9)$$




图 3.3.9 用两片 74LS138 接成的 4 线 - 16 线译码器

式(3.3.8)表明, 当 $D_3 = 0$ 时第(1)片 74LS138 工作而第(2)片 74LS138 禁止, 将 $D_3D_2D_1D_0$ 的 0000~0111 这 8 个代码译成 $\bar{Z}_0 \sim \bar{Z}_7$ 8 个低电平信号。而式(3.3.9)表明, 当 $D_3 = 1$ 时, 第(2)片 74LS138 工作, 第(1)片 74LS138 禁止, 将 $D_3D_2D_1D_0$ 的 1000~1111 这 8 个代码译成 $\bar{Z}_8 \sim \bar{Z}_{15}$ 8 个低电平信号。这样就

用两个 3 线 - 8 线译码器扩展成一个 4 线 - 16 线的译码器了。

同理,也可以用两个带控制端的 4 线 - 16 线译码器接成一个 5 线 - 32 线译码器。

二、二 - 十进制译码器

二 - 十进制译码器的逻辑功能是将输入 BCD 码的 10 个代码译成 10 个高、低电平输出信号。

图 3.3.10 是二 - 十进制译码器 74LS42 的逻辑图。根据逻辑图得到

$$\left\{ \begin{array}{ll} \bar{Y}_0 = \bar{A}_3 \bar{A}_2 \bar{A}_1 \bar{A}_0 & \bar{Y}_5 = \bar{A}_3 A_2 \bar{A}_1 A_0 \\ \bar{Y}_1 = \bar{A}_3 \bar{A}_2 \bar{A}_1 A_0 & \bar{Y}_6 = \bar{A}_3 A_2 A_1 \bar{A}_0 \\ \bar{Y}_2 = \bar{A}_3 \bar{A}_2 A_1 \bar{A}_0 & \bar{Y}_7 = \bar{A}_3 A_2 A_1 A_0 \\ \bar{Y}_3 = \bar{A}_3 \bar{A}_2 A_1 A_0 & \bar{Y}_8 = A_3 \bar{A}_2 \bar{A}_1 \bar{A}_0 \\ \bar{Y}_4 = \bar{A}_3 A_2 \bar{A}_1 \bar{A}_0 & \bar{Y}_9 = A_3 \bar{A}_2 \bar{A}_1 A_0 \end{array} \right. \quad (3.3.10)$$




图 3.3.10 二 - 十进制译码器 74LS42

并可列出电路的真值表如表 3.3.6。

表 3.3.6 二—十进制译码器 74LS42 的真值表

序号	输 入				输 出									
	A_3	A_2	A_1	A_0	\bar{Y}_0	\bar{Y}_1	\bar{Y}_2	\bar{Y}_3	\bar{Y}_4	\bar{Y}_5	\bar{Y}_6	\bar{Y}_7	\bar{Y}_8	\bar{Y}_9
0	0	0	0	0	0	1	1	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1	1	1
2	0	0	1	0	1	1	0	1	1	1	1	1	1	1
3	0	0	1	1	1	1	1	0	1	1	1	1	1	1
4	0	1	0	0	1	1	1	1	0	1	1	1	1	1
5	0	1	0	1	1	1	1	1	1	0	1	1	1	1
6	0	1	1	0	1	1	1	1	1	1	0	1	1	1
7	0	1	1	1	1	1	1	1	1	1	1	0	1	1
8	1	0	0	0	1	1	1	1	1	1	1	1	0	1
9	1	0	0	1	1	1	1	1	1	1	1	1	1	0
伪 码	1	0	1	0	1	1	1	1	1	1	1	1	1	1
	1	0	1	1	1	1	1	1	1	1	1	1	1	1
	1	1	0	0	1	1	1	1	1	1	1	1	1	1
	1	1	0	1	1	1	1	1	1	1	1	1	1	1
	1	1	1	0	1	1	1	1	1	1	1	1	1	1
	1	1	1	1	1	1	1	1	1	1	1	1	1	1

对于 BCD 代码以外的伪码(即 1010~1111 6 个代码) $Y_0 \sim \bar{Y}_9$ 均无低电平信号产生,译码器拒绝“翻译”,所以这个电路结构具有拒绝伪码的功能。

三、显示译码器

1. 七段字符显示器

为了能以十进制数码直观地显示数字系统的运行数据,目前广泛使用了七段字符显示器,或称做七段数码管。这种字符显示器由七段可发光的线段拼合而成。常见的七段字符显示器有半导体数码管和液晶显示器两种。

图 3.3.11 是半导体数码管 BS201A 的外形图和等效电路。这种数码管的每个线段都是一个发光二极管(Light Emitting Diode,简称 LED),因而也把它叫做 LED 数码管或 LED 七段显示器。

发光二极管使用的材料与普通的硅二极管和锗二极管不同,有磷砷化镓、磷化镓、砷化镓等几种,而且半导体中的杂质浓度很高。当外加正向电压时,大量的电子和空穴在扩散过程中复合,其中一部分电子从导带跃迁到价带,把多余的能量以光的形式释放出来,便发出一定波长的可见光。




图 3.3.11 半导体数码管 BS201A

(a) 外形图 (b) 等效电路

磷砷化镓发光二极管发出光线的波长与磷和砷的比例有关,含磷的比例越大波长越短,同时发光效率也随之降低。目前生产的磷砷化镓发光二极管(如 BS201、BS211 等)发出光线的波长在 6500\AA 左右,呈橙红色。

在 BS201 等一些数码管中还在右下角处增设了一个小数点,形成了所谓八段数码管,如图 3.3.11(a) 所示。此外,由图 3.3.11(b) 的等效电路可见,BS201A 的八段发光二极管的阴极是作在一起的,属于共阴极类型。为了增加使用的灵活性,同一规格的数码管一般都有共阴极和共阳极两种类型可供选用。

半导体数码管不仅具有工作电压低、体积小、寿命长、可靠性高等优点,而且响应时间短(一般不超过 $0.1\mu\text{s}$),亮度也比较高。它的缺点是工作电流比较大,每一段的工作电流在 10mA 左右。

另一种常用的七段字符显示器是液晶显示器(Liquid Crystal Display,简称 LCD)。液晶是一种既具有液体的流动性又具有光学特性的有机化合物。它的透明度和呈现的颜色受外加电场的影响,利用这一特点便可作成字符显示器。

在没有外加电场的情况下,液晶分子按一定取向整齐地排列着,如图 3.3.12(a) 所示。这时液晶为透明状态,射入的光线大部分由反射电极反射回来,显示器呈白色。在电极上加上电压以后,液晶分子因电离而产生正离子,这些正离子在电场作用下运动并碰撞其他液晶分子,破坏了液晶分子的整齐排列,使液晶呈现混浊状态。这时射入的光线散射后仅有少量反射回来,故显示器呈暗灰色。这种现象称为动态散射效应。外加电场消失以后,液晶又恢复到整齐排列的状态。如果将七段透明的电极排列成 8 字形,那么只要选择不同的电极组合并加以正电压,便能显示出各种字符来。

为了使离子撞击液晶分子的过程不断进行,通常在液晶显示器的两个电极上加以数十至数百周的交变电压。对交变电压的控制可以用异或门实现,如图 3.3.13(a) 所示。 v_i 是外加的固定频率的对称方波电压。当 $A=0$ 时, LCD 两端的电压 $v_L=0$,显示器不工作,呈白色;当 $A=1$ 时, v_L 为幅度等于两倍 v_i 的对称方波,显示器工作,呈暗灰色。各点电压的波形示于图 3.3.13(b) 中。




图 3.3.12 液晶显示器的结构及符号

(a) 未加电场时 (b) 加电场以后 (c) 符号




图 3.3.13 用异或门驱动液晶显示器

(a) 电路 (b) 电压波形

液晶显示器的最大优点是功耗极小,每平方厘米的功耗在 $1\mu\text{W}$ 以下。它的工作电压也很低,在 1V 以下仍能工作。因此,液晶显示器在电子表以及各种小型、便携式仪器、仪表中得到了广泛的应用。但是,由于它本身不会发光,仅仅靠反射外界光线显示字形,所以亮度很差。此外,它的响应速度较低(在 $10 \sim 200\text{ms}$ 范围),这就限制了它在快速系统中的应用。

2. BCD-七段显示译码器

半导体数码管和液晶显示器都可以用 TTL 或 CMOS 集成电路直接驱动。

为此,就需要使用显示译码器将 BCD 代码译成数码管所需要的驱动信号,以便使数码管用十进制数字显示出 BCD 代码所表示的数值。

今以 $A_3A_2A_1A_0$ 表示显示译码器输入的 BCD 代码,以 $Y_a \sim Y_g$ 表示输出的 7 位二进制代码,并规定用 1 表示数码管中线段的点亮状态,用 0 表示线段的熄灭状态。则根据显示字形的要求便得到了表 3.3.7 的真值表。表中除列出了 BCD 代码的 10 个状态与 $Y_a \sim Y_g$ 状态的对应关系以外,还规定了输入为 1010 ~ 1111 这六个状态下显示的字形。

由表 3.3.7 上可以看到,现在与每个输入代码对应的输出不是某一根输出线上的高、低电平,而是另一个 7 位的代码了,所以它已经不是我们这一节开始所定义的那种译码器了。严格地讲,把这种电路叫代码变换器更确切些。但习惯上都把它叫做显示译码器。

表 3.3.7 BCD-七段显示译码器的真值表

输 入					输 出							字形
数字	A_3	A_2	A_1	A_0	Y_a	Y_b	Y_c	Y_d	Y_e	Y_f	Y_g	
0	0	0	0	0	1	1	1	1	1	1	0	0
1	0	0	0	1	0	1	1	0	0	0	0	1
2	0	0	1	0	1	1	0	1	1	0	1	2
3	0	0	1	1	1	1	1	1	0	0	1	3
4	0	1	0	0	0	1	1	0	0	1	1	4
5	0	1	0	1	1	0	1	1	0	1	1	5
6	0	1	1	0	0	0	1	1	1	1	1	6
7	0	1	1	1	1	1	1	0	0	0	0	7
8	1	0	0	0	1	1	1	1	1	1	1	8
9	1	0	0	1	1	1	1	0	0	1	1	9
10	1	0	1	0	0	0	0	1	1	0	1	0
11	1	0	1	1	0	0	1	1	0	0	1	1
12	1	1	0	0	0	1	0	0	0	1	1	2
13	1	1	0	1	1	0	0	1	0	1	1	3
14	1	1	1	0	0	0	0	1	1	1	1	4
15	1	1	1	1	0	0	0	0	0	0	0	0

从得到的真值表画出表示 $Y_a \sim Y_g$ 的卡诺图,即得到图 3.3.14。在卡诺图上采用“合并 0 然后求反”的化简方法将 $Y_a \sim Y_g$ 化简,得到

$$\left\{ \begin{array}{l} Y_a = \overline{A_3} \overline{A_2} \overline{A_1} A_0 + A_3 A_1 + A_2 \overline{A_0} \\ Y_b = A_3 A_1 + A_2 A_1 \overline{A_0} + A_2 \overline{A_1} A_0 \\ Y_c = A_3 A_2 + \overline{A_2} A_1 \overline{A_0} \\ Y_d = A_2 A_1 A_0 + A_2 \overline{A_1} \overline{A_0} + \overline{A_2} A_1 A_0 \\ Y_e = A_2 \overline{A_1} + A_0 \\ Y_f = \overline{A_3} \overline{A_2} A_0 + \overline{A_2} A_1 + A_1 A_0 \\ Y_g = \overline{A_3} \overline{A_2} \overline{A_1} + A_2 A_1 A_0 \end{array} \right. \quad (3.3.11)$$




图 3.3.14 BCD-七段显示译码器的卡诺图

图 3.3.15 给出了 BCD-七段显示译码器 7448 的逻辑图。如果不考虑逻辑图中由 $G_1 \sim G_4$ 组成的附加控制电路的影响(G_3 和 G_4 的输出为高电平), 则 $Y_a \sim Y_g$ 与 A_3, A_2, A_1, A_0 之间的逻辑关系与式(3.3.11)完全相同。




图 3.3.15 BCD-七段显示译码器 7448 的逻辑图

附加控制电路用于扩展电路功能。下面介绍一下附加控制端的功能和用法。

灯测试输入 \overline{LT} :

当有 $\overline{LT} = 0$ 的信号输入时, G_4, G_5, G_6 和 G_7 的输出同时为高电平, 使 $A'_0 = A'_1 = A'_2 = 0$ 。对后面的译码电路而言, 与输入为 $A_0 = A_1 = A_2 = 0$ 一样。由式(3.3.11)可知, $Y_a \sim Y_f$ 将全部为高电平。同时, 由于 G_{19} 的两组输入中均含有低电平输入信号, 因而 Y_g 也处于高电平。可见, 只要令 $\overline{LT} = 0$, 便可使被驱动数码管的七段同时点亮, 以检查该数码管各段能否正常发光。平时应置 \overline{LT} 为高电平。

灭零输入 \overline{RBI} :

设置灭零输入信号 \overline{RBI} 的目的是为了能把不希望显示的零熄灭。例如有一个 8 位的数码显示电路, 整数部分为 5 位, 小数部分为 3 位, 在显示 13.7 这个数

时将呈现 00013.700 字样。如果将前、后多余的零熄灭,则显示的结果将更加醒目。

由图 3.3.15 可知,当输入 $A_3 = A_2 = A_1 = A_0 = 0$ 时,本应显示出 0。如果需要将这个零熄灭,则可加入 $\overline{RBI} = 0$ 的输入信号。这时 G_1 的输出为低电平,并经过 G_4 输出低电平使 $A'_3 = A'_2 = A'_1 = A'_0 = 1$ 。由于 $G_{13} \sim G_{19}$ 每个与或非门都有一组输入全为高电平,所以 $Y_8 \sim Y_{15}$ 全为低电平,使本来应该显示的 0 熄灭。

灭灯输入/灭零输出 $\overline{BI}/\overline{RBO}$:

这是一个双功能的输入/输出端,它的电路结构如图 3.3.16(a)所示。




图 3.3.16 7448 的输入、输出电路

(a) $\overline{BI}/\overline{RBO}$ 端 (b) 输入端 (c) 输出端

$\overline{BI}/\overline{RBO}$ 作为输入端使用时,称灭灯输入控制端。只要加入灭灯控制信号 $\overline{BI} = 0$,无论 $A_3 A_2 A_1 A_0$ 的状态是什么,定可将被驱动数码管的各段同时熄灭。由图 3.3.15 可见,此时 G_4 肯定输出低电平,使 $A'_3 = A'_2 = A'_1 = A'_0 = 1$, $Y_8 \sim Y_{15}$ 同时输出低电平,因而将被驱动的数码管熄灭。

$\overline{BI}/\overline{RBO}$ 作为输出端使用时,称灭零输出端。由图 3.2.15 可得到

$$\overline{RBO} = \overline{A_3 A_2 A_1 A_0} \overline{LT} \overline{RBI} \quad (3.3.12)$$

上式表明,只有当输入为 $A_3 = A_2 = A_1 = A_0 = 0$,而且有灭零输入信号

($\overline{RBI} = 0$)时, \overline{RBO} 才会给出低电平。因此, $\overline{RBO} = 0$ 表示译码器已将本来应该显示的零熄灭了。

用 7448 可以直接驱动共阴极的半导体数码管。由图 3.3.16(c) 7448 的输出电路可以看到, 当输出管截止、输出为高电平时, 流过发光二极管的电流是由 V_{CC} 经 $2k\Omega$ 上拉电阻提供的。当 $V_{CC} = 5V$ 时, 这个电流只有 $2mA$ 左右。如果数码管需要的电流大于这个数值时, 则应在 $2k\Omega$ 的上拉电阻上再并联适当的电阻。图 3.3.17 给出了用 7448 驱动 BS201 半导体数码管的连接方法。




图 3.3.17 用 7448 驱动 BS201 的连接方法

将灭零输入端与灭零输出端配合使用, 即可实现多位数码显示系统的灭零控制。图 3.3.18 示出了灭零控制的连接方法。只需在整数部分把高位的 \overline{RBO} 与低位的 \overline{RBI} 相连, 在小数部分将低位的 \overline{RBO} 与高位的 \overline{RBI} 相连, 就可以把前后多余的零熄灭了。在这种连接方式下, 整数部分只有高位是零, 而且被熄灭的情况下, 低位才有灭零输入信号。同理, 小数部分只有在低位是零, 而且被熄灭时, 高位才有灭零输入信号。




图 3.3.18 有灭零控制的 8 位数码显示系统

四、用译码器设计组合逻辑电路

前面已经详细介绍了二进制译码器的电路结构和工作原理。由图 3.3.8 所

示的 3 线 - 8 线译码器中可以看到, 当控制端 $S=1$ 时, 若将 A_2, A_1, A_0 作为 3 个输入逻辑变量, 则 8 个输出端给出的就是这 3 个输入变量的全部最小项 $\bar{m}_0 \sim \bar{m}_7$, 如式(3.3.7)所示。利用附加的门电路将这些最小项适当地组合起来, 便可产生任何形式的三变量组合逻辑函数。

同理, 由于 n 位二进制译码器的输出给出了 n 变量的全部最小项, 因而用 n 变量二进制译码器和或门(当译码器的输出为原函数 $m_0 \sim m_{2^n-1}$ 时)或者与非门(当译码器的输出为反函数 $\bar{m}_0 \sim \bar{m}_{2^n-1}$ 时)定能获得任何形式输入变量数不大于 n 的组合逻辑函数。

【例 3.3.3】 试利用 3 线 - 8 线译码器 74LS138 设计一个多输出的组合逻辑电路。输出的逻辑函数式为

$$\begin{cases} Z_1 = \bar{A}\bar{C} + \bar{A}BC + A\bar{B}C \\ Z_2 = BC + \bar{A}\bar{B}C \\ Z_3 = \bar{A}B + A\bar{B}C \\ Z_4 = \bar{A}\bar{B}\bar{C} + \bar{B}\bar{C} + ABC \end{cases} \quad (3.3.13)$$

解: 首先将式(3.3.13)给定的逻辑函数化为最小项之和的形式, 得到

$$\begin{cases} Z_1 = \bar{A}B\bar{C} + \bar{A}\bar{B}C + ABC + A\bar{B}C = m_3 + m_4 + m_5 + m_6 \\ Z_2 = ABC + \bar{A}BC + \bar{A}\bar{B}C = m_1 + m_3 + m_7 \\ Z_3 = \bar{A}BC + \bar{A}\bar{B}C + A\bar{B}C = m_2 + m_3 + m_5 \\ Z_4 = \bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + \bar{A}B\bar{C} + ABC = m_0 + m_2 + m_4 + m_7 \end{cases} \quad (3.3.14)$$

由图 3.3.8 和式(3.3.7)可知, 只要令 74LS138 的输入 $A_2 = A, A_1 = B, A_0 = C$, 则它的输出 $\bar{Y}_0 \sim \bar{Y}_7$ 就是式(3.3.14)中的 $\bar{m}_0 \sim \bar{m}_7$ 。由于这些最小项是以反函数形式给出的, 所以还需要把 $Z_1 \sim Z_4$ 变换为 $\bar{m}_0 \sim \bar{m}_7$ 的函数式

$$\begin{cases} Z_1 = \overline{\bar{m}_3 \cdot \bar{m}_4 \cdot \bar{m}_5 \cdot \bar{m}_6} \\ Z_2 = \overline{\bar{m}_1 \cdot \bar{m}_3 \cdot \bar{m}_7} \\ Z_3 = \overline{\bar{m}_2 \cdot \bar{m}_3 \cdot \bar{m}_5} \\ Z_4 = \overline{\bar{m}_0 \cdot \bar{m}_2 \cdot \bar{m}_4 \cdot \bar{m}_7} \end{cases} \quad (3.3.15)$$

上式表明, 只需在 74LS138 的输出端附加 4 个与非门, 即可得到 $Z_1 \sim Z_4$ 的逻辑电路。电路的接法如图 3.3.19 所示。

如果译码器的输出为原函数形式($m_0 \sim m_7$), 则只要把图 3.3.19 中的与非门换成或门就行了。




图 3.3.19 例 3.3.3 的电路

3.3.3 数据选择器

一、数据选择器的工作原理

在数字信号的传输过程中,有时需要从一组输入数据中选出某一个来,这时就要用到一种叫做数据选择器(或称为多路开关)的逻辑电路。

现以双 4 选 1 数据选择器 74LS153 为例,说明它的工作原理。图 3.3.20 是 74LS153 的逻辑图,它包含两个完全相同的 4 选 1 数据选择器。两个数据选择器有公共的地址输入端,而数据输入端和输出端是各自独立的。通过给定不同的地址代码(即 $A_1 A_0$ 的状态),即可从 4 个输入数据中选出所要的一个,并送至输出端 Y 。

图中的 \bar{S}_1 和 \bar{S}_2 是附加控制端,用于控制电路工作状态和扩展功能。输出的逻辑式可写成

$$Y_1 = [D_{10}(\bar{A}_1 \bar{A}_0) + D_{11}(\bar{A}_1 A_0) + D_{12}(A_1 \bar{A}_0) + D_{13}(A_1 A_0)] \cdot \bar{S}_1 \quad (3.3.16)$$

例如在图 3.3.20 上边一个电路中,当 $\bar{S}_1 = 0$ 、 $A_1 A_0 = 10$ 时, $Y_1 = D_{12}$, 故输入数据中的 D_{12} 被选中,并出现在输出端 Y_1 。

在 CMOS 集成电路中经常用传输门组成数据选择器。图 3.3.21 中给出的双 4 选 1 数据选择器 CC14539 就采用了这种传输门结构。它包含两个完全相同的 4 选 1 数据选择器电路,地址输入是公共




图 3.3.20 双 4 选 1 数据选择器 74LS153

的。




图 3.3.21 采用 CMOS 传输门结构的数据选择器 CCI4539

由图可见,当 $A_0 = 0$ 时传输门 TG_1 和 TG_3 导通,而 TG_2 和 TG_4 截止。当 $A_0 = 1$ 时 TG_1 和 TG_3 截止,而 TG_2 和 TG_4 导通。同理,当 $A_1 = 0$ 时 TG_5 导通、 TG_6 截止。而 $A_1 = 1$ 时 TG_5 截止、 TG_6 导通。因此,在 $A_1 A_0$ 的状态确定以后, $D_{10} \sim D_{13}$ 当中只有一个能通过两级导通的传输门到达输出端。例如当 $A_1 A_0 = 01$ 时,第一级传输门中的 TG_2 和 TG_4 导通,第二级传输门的 TG_5 导通,只有 D_{11} 端的输入数据能通过传输门 TG_2 和 TG_5 到达输出端 Y_1 。

\bar{S} 为附加控制端, $\bar{S} = 0$ 时数据选择器工作, $\bar{S} = 1$ 时数据选择器被禁止工作,输出被封锁为低电平。此外, S 也作为扩展端使用,以实现片间的连接。

【例 3.3.4】 试用两个带附加控制端的 4 选 1 数据选择器组成一个 8 选 1 数据选择器。

解: 如果使用两个 4 选 1 数据选择器,可以有 8 个数据输入端,是够用的。为了能指定 8 个输入数据中的任何一个,必须用 3 位输入地址代码,而 4 选 1 数据选择器的输入地址代码只有两位。第三位地址输入端只能借用控制端 \bar{S} 。

用一片 CCI4539 双 4 选 1 数据选择器,将输入的低位地址代码 A_1 和 A_0 接到芯片的公共地址输入端 A_1 和 A_0 ,将高位输入地址代码 A_2 接至 \bar{S}_1 ,而将 \bar{A}_2 接至 \bar{S}_2 ,同时将两个数据选择器的输出相加,就得到了图 3.3.22 的 8 选 1 数据选择器。




图 3.3.22 用两个 4 选 1 数据选择器
接成的 8 选 1 数据选择器

当 $A_2 = 0$ 时上边一个数据选择器工作,通过给定 A_1 和 A_0 的状态,即可从 $D_0 \sim D_3$ 中选中某一个数据,并经过门 G_1 送到输出端 Y 。反之,若 $A_2 = 1$,则下边一个 4 选 1 数据选择器工作,通过给定 A_1 和 A_0 的状态,便能从 $D_4 \sim D_7$ 中选出一个数据,再经过门 G_2 送到输出端 Y 。

如果用逻辑函数式表示图 3.3.22 电路输出与输入间的逻辑关系,则得到

$$Y = (\bar{A}_2 \bar{A}_1 \bar{A}_0) D_0 + (\bar{A}_2 \bar{A}_1 A_0) D_1 + (\bar{A}_2 A_1 \bar{A}_0) D_2 + (\bar{A}_2 A_1 A_0) D_3 + (A_2 \bar{A}_1 \bar{A}_0) D_4 + (A_2 \bar{A}_1 A_0) D_5 + (A_2 A_1 \bar{A}_0) D_6 + (A_2 A_1 A_0) D_7 \quad (3.3.17)$$

在需要对接成的 8 选 1 数据选择器进行工作状态控制时,只需在门 G_2 上增加一个控制输入端就够了(图中未画出)。

常见的数据选择器产品除“4 选 1”这种以外,还有“2 选 1”、“8 选 1”、“16 选 1”几种类型。它们的工作原理和上面所讲的 4 选 1 数据选择器类似,只是数据输入端和地址输入端的数目各不相同而已。

二、用数据选择器设计组合逻辑电路

由式(3.3.16)可见,具有两位地址输入 A_1 、 A_0 的 4 选 1 数据选择器在 $S = 1$ 时输出与输入间的逻辑关系可以写成

$$Y = D_0(\bar{A}_1 \bar{A}_0) + D_1(\bar{A}_1 A_0) + D_2(A_1 \bar{A}_0) + D_3(A_1 A_0) \quad (3.3.18)$$

若将 A_1 、 A_0 作为两个输入变量,同时令 $D_0 \sim D_3$ 为第三个输入变量的适当状态(包括原变量、反变量、0 和 1),就可以在数据选择器的输出端产生任何形式

的三变量组合逻辑函数。

同理,用具有 n 位地址输入的数据选择器,可以产生任何形式输入变量数不大于 $n+1$ 的组合逻辑函数。

【例 3.3.5】试用 4 选 1 数据选择器实现例 3.2.2 的交通信号灯监视电路。

解: 已知例 3.2.2 要求产生的逻辑函数为式(3.2.2),即

$$Z = \bar{R}\bar{A}\bar{G} + \bar{R}AG + R\bar{A}\bar{G} + RAG \quad (3.3.19)$$

将上式稍加变换即可化成与式(3.3.18)完全对应的形式

$$Z = \bar{R}(\bar{A}\bar{G}) + R(\bar{A}\bar{G}) + R(\bar{A}\bar{G}) + 1 \cdot (AG) \quad (3.3.20)$$

将式(3.3.20)与式(3.3.18)对照一下便知,只要令数据选择器的输入为

$$A_1 = A$$

$$A_0 = G$$

$$D_0 = \bar{R}$$

$$D_1 = D_2 = R$$

$$D_3 = 1$$

如图 3.3.23 所示,则数据选择器的输出就是式(3.2.2)所要求的逻辑函数 Z 。

【例 3.3.6】试用 8 选 1 数据选择器产生三变量逻辑函数

$$Z = \bar{A}\bar{B}\bar{C} + AC + \bar{A}BC \quad (3.3.21)$$

解: 8 选 1 数据选择器有 3 位地址输入 ($n=3$),能产生任何形式的四变量以下的逻辑函数,故定可生成式(3.3.21)的三变量逻辑函数。

图 3.3.24 中虚线框内部分是 8 选 1 数据选择器 74LS152 的逻辑图,输出




图 3.3.23 例 3.3.5 的电路




图 3.3.24 例 3.3.6 的电路

\bar{Y} 的逻辑函数式为

$$\begin{aligned}\bar{Y} = & \overline{D_0(\bar{A}_2\bar{A}_1\bar{A}_0) + D_1(\bar{A}_2\bar{A}_1A_0) + D_2(\bar{A}_2A_1\bar{A}_0) + D_3(\bar{A}_2A_1A_0)} \\ & + \overline{D_4(A_2\bar{A}_1\bar{A}_0) + D_5(A_2\bar{A}_1A_0) + D_6(A_2A_1\bar{A}_0) + D_7(A_2A_1A_0)}\end{aligned}\quad (3.3.22)$$

将式(3.3.21)化成与式(3.3.22)对应的形式得到

$$\begin{aligned}\bar{Z} = & \overline{\bar{A}\bar{B}\bar{C} + AC + \bar{A}BC} \\ = & \overline{1\cdot(\bar{A}\bar{B}\bar{C}) + 0\cdot(\bar{A}\bar{B}C) + 0\cdot(\bar{A}B\bar{C}) + 1\cdot(\bar{A}BC)} \\ & + \overline{0\cdot(A\bar{B}\bar{C}) + 1\cdot(A\bar{B}C) + 0\cdot(AB\bar{C}) + 1\cdot(ABC)}\end{aligned}\quad (3.3.23)$$

将以上两式对照一下可知,只要令数据选择器的输入为

$$\begin{aligned}A_2 &= A \\ A_1 &= B \\ A_0 &= C \\ D_0 &= D_3 = D_5 = D_7 = 1 \\ D_1 &= D_2 = D_4 = D_6 = 0\end{aligned}$$

则数据选择器的输出就是 \bar{Z} , 经反相器后即得所需要的逻辑函数 Z 。电路的接法见图 3.3.24。

3.3.4 加法器

两个二进制数之间的算术运算无论是加、减、乘、除,目前在数字计算机中都是化做若干步加法运算进行的。因此,加法器是构成算术运算器的基本单元。

一、1 位加法器

1. 半加器

如果不考虑有来自低位的进位将两个 1 位二进制数相加,称为半加。实现半加运算的电路叫做半加器。

按照二进制加法运算规则可以列出如表 3.3.8 所示的半加器真值表。其中 A 、 B 是两个加数, S 是相加的和, CO 是向高位的进位。将 S 、 CO 和 A 、 B 的关系写成逻辑表达式则得到

$$\left\{ \begin{array}{l} S = \bar{A}B + A\bar{B} = A \oplus B \\ CO = AB \end{array} \right. \quad (3.3.24)$$

表 3.3.8 半加器的真值表

输 入		输 出	
A	B	S	CO
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

因此,半加器是由一个异或门和一个与门组成的,如图 3.3.25 所示。




图 3.3.25 半加器
(a) 逻辑图 (b) 符号

2. 全加器

在将两个多位二进制数相加时,除了最低位以外,每一位都应该考虑来自低位的进位,即将两个对应位的加数和来自低位的进位 3 个数相加。这种运算称为全加,所用的电路称为全加器。

根据二进制加法运算规则可列出 1 位全加器的真值表,如表 3.3.9 所示。

表 3.3.9 全加器的真值表

输 入			输 出	
CI	A	B	S	CO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

画出图 3.3.26 所示 S 和 CO 的卡诺图,采用合并 0 再求反的化简方法得到

$$\begin{cases} S = \overline{A}\overline{B}\overline{CI} + \overline{A}B\overline{CI} + A\overline{B}\overline{CI} + AB\overline{CI} \\ CO = \overline{A}\overline{B} + \overline{B}\overline{CI} + \overline{A}\overline{CI} \end{cases} \quad (3.3.25)$$

图 3.3.27(a) 双全加器 74LS183 的逻辑图就是按式(3.3.25)组成的。全加

器的电路结构还有多种其他形式,但它们的逻辑功能都必须符合表 3.3.9 给出的全加器真值表。




图 3.3.26 全加器的卡诺图




图 3.3.27 双全加器 74LS183

(a) $\frac{1}{2}$ 逻辑图 (b) 图形符号

二、多位加法器

1. 串行进位加法器

两个多位数相加时每一位都是带进位相加的,因而必须使用全加器。只要依次将低位全加器的进位输出端 CO 接到高位全加器的进位输入端 CI,就可以构成多位加法器了。

图 3.3.28 就是根据上述原理接成的 4 位加法器电路。显然,每一位的相加结果都必须等到低一位的进位产生以后才能建立起来,因此把这种结构的电路叫做串行进位加法器(或叫做行波进位加法器)。

这种加法器的最大缺点是运算速度慢。在最不利的情况下,做一次加法运




图 3.3.28 4 位串行进位加法器

算需要经过 4 个全加器的传输延迟时间(从输入加数到输出状态稳定建立起来所需要的时间)才能得到稳定可靠的运算结果。但考虑到串行进位加法器的电路结构比较简单,因而在对运算速度要求不高的设备中,这种加法器仍不失为一种可取的电路。例如 TTL 集成电路中的 T692 就属于这种串行进位加法器。

2. 超前进位加法器

为了提高运算速度,必须设法减小或消除由于进位信号逐级传递所耗费的时间。那么高位的进位输入信号能否在相加运算开始时就知道呢?

我们知道,加到第 i 位的进位输入信号是这两个加数第 i 位以前各位状态的函数,所以第 i 位的进位输入信号 $(CI)_i$ 一定能由 $A_{i-1}A_{i-2}\cdots A_0$ 和 $B_{i-1}B_{i-2}\cdots B_0$ 唯一地确定。根据这个原理,就可以通过逻辑电路事先得出每一位全加器的进位输入信号,而无需再从最低位开始向高位逐位传递进位信号了,这就有效地提高了运算速度。采用这种结构形式的加法器叫做超前进位(Carry Look-ahead)加法器。

下面具体分析一下这些超前进位信号的产生原理。从表 3.3.9 全加器的真值表中可以看到,在两种情况下会有进位输出信号产生。第一种情况是 $AB = 1$,这时 $(CO) = 1$ 。第二种情况是 $A + B = 1$ 且 $(CI) = 1$,也产生 $(CO) = 1$ 的信号,这时可以把来自低位的进位输入信号 (CI) 直接传送到进位输出端 (CO) 。事实上在 $AB = 1$ 时同样也可以将 CI 直接传送到输出端。于是两个多位数中第 i 位相加产生的进位输出 $(CO)_i$ 可表达为

$$(CO)_i = A_i B_i + (A_i + B_i)(CI)_i \quad (3.3.26)$$

若将 $A_i B_i$ 定义为进位生成函数 G_i ,同时将 $(A_i + B_i)$ 定义为进位传送函数 P_i ,则式(3.3.26)可改写为

$$(CO)_i = G_i + P_i(CI)_i \quad (3.3.27)$$

将上式展开后得到

$$\begin{aligned} (CO)_i &= G_i + P_i(CI)_i \\ &= G_i + P_i[G_{i-1} + P_{i-1}(CI)_{i-1}] \end{aligned}$$

$$\begin{aligned}
 &= G_i + P_i G_{i-1} + P_i P_{i-1} [G_{i-2} + P_{i-2} (CI)_{i-2}] \\
 &\vdots \\
 &= G_i + P_i G_{i-1} + P_i P_{i-1} G_{i-2} + \cdots + P_i P_{i-1} \cdots P_1 G_0 \\
 &\quad + P_i P_{i-1} \cdots P_0 C_0
 \end{aligned} \quad (3.3.28)$$

从全加器的真值表(表 3.3.9)写出第 i 位和 (S_i) 的逻辑式得到

$$S_i = A_i \bar{B}_i (\bar{CI})_i + \bar{A}_i B_i (\bar{CI})_i + \bar{A}_i \bar{B}_i (CI)_i + A_i B_i (CI)_i \quad (3.3.29)$$

有时也将上式变换为异或函数

$$\begin{aligned}
 S_i &= (A_i \bar{B}_i + \bar{A}_i B_i) (\bar{CI})_i + (A_i B_i + \bar{A}_i \bar{B}_i) (CI)_i \\
 &= (A_i \oplus B_i) (\bar{CI})_i + \overline{(A_i \oplus B_i)} (CI)_i \\
 &= A_i \oplus B_i \oplus (CI)_i
 \end{aligned} \quad (3.3.30)$$

根据式(3.3.28)和式(3.3.30)构成的 4 位超前进位加法器 74LS283 如图 3.3.29 所示。现以第 1 位($i=1$)为例,分析一下它的逻辑功能。门 G_{22} 的输出 X_1 、门 G_{23} 的输出 Y_1 及和 S_1 分别为




图 3.3.29 4 位超前进位加法器 74LS283 的逻辑图

$$X_1 = \overline{A_1} \overline{B_1} (A_1 + B_1) = A_1 \oplus B_1$$

$$Y_1 = \overline{A_0 + B_0} + \overline{(CI)_0} \overline{A_0 B_0} = A_0 B_0 + (A_0 + B_0)(CI)_0 \\ = G_0 + P_0(CI)_0 = (CO)_0 = (CI)_1$$

$$S_1 = X_1 \oplus Y_1 = A_1 \oplus B_1 \oplus (CI)_1$$

可见, $(CO)_0$ 和 S_1 的结果与式(3.3.28)和式(3.3.30)完全相符。

从图 3.3.29 上还可以看出,从两个加数送到输入端到完成加法运算只需三级门电路的传输延迟时间,而获得进位输出信号仅需一级反相器和一级与或非门的传输延迟时间。然而必须指出,运算时间得以缩短是用增加电路复杂程度的代价换取的。当加法器的位数增加时,电路的复杂程度也随之急剧上升。

三、用加法器设计组合逻辑电路

如果要产生的逻辑函数能化成输入变量与输入变量或者输入变量与常量在数值上相加的形式,这时用加法器来设计这个组合逻辑电路往往会非常简单。

【例 3.3.7】设计一个代码转换电路,将 BCD 代码的 8421 码转成余 3 码。

解: 以 8421 码为输入、余 3 码为输出,即可列出代码转换电路的逻辑真值表,如表 3.3.10 所示。

仔细观察一下表 3.3.10 不难发现, $Y_3 Y_2 Y_1 Y_0$ 和 $DCBA$ 所代表的二进制数始终相差 0011,即十进制数的 3。故可得

$$Y_3 Y_2 Y_1 Y_0 = DCBA + 0011 \quad (3.3.31)$$

其实这也正是余 3 代码的特征。根据式(3.3.31),用一片 4 位加法器 74LS283 便可接成要求的代码转换电路,如图 3.3.30 所示。

表 3.3.10 例 3.3.7 的逻辑真值表

输 入				输 出			
D	C	B	A	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0




图 3.3.30 例 3.3.7 的代码转换电路

3.3.5 数值比较器

在一些数字系统(例如数字计算机)当中经常要求比较两个数字的大小。为完成这一功能所设计的各种逻辑电路统称为数值比较器。

一、1 位数值比较器

首先讨论两个 1 位二进制数 A 和 B 相比较的情况。这时有三种可能:

① $A > B$ (即 $A = 1, B = 0$), 则 $\bar{A}B = 1$, 故可以用 $\bar{A}B$ 作为 $A > B$ 的输出信号 $Y_{(A>B)}$ 。

② $A < B$ (即 $A = 0, B = 1$), 则 $\bar{A}B = 1$, 故可以用 $\bar{A}B$ 作为 $A < B$ 的输出信号 $Y_{(A<B)}$ 。

③ $A = B$, 则 $A \odot B = 1$, 故可以用 $A \odot B$ 作为 $A = B$ 的输出信号 $Y_{(A=B)}$ 。

将以上的逻辑关系画成逻辑图, 即得图 3.3.31 所示的 1 位数值比较器电路。




图 3.3.31 1 位数值比较器

二、多位数值比较器

在比较两个多位数的大小时, 必须自高而低地逐位比较, 而且只有在高位相等时, 才需要比较低位。

例如 A, B 是两个 4 位二进制数 $A_3A_2A_1A_0$ 和 $B_3B_2B_1B_0$, 进行比较时应首先比较 A_3 和 B_3 。如果 $A_3 > B_3$, 那么不管其他几位数码各为何值, 肯定是 $A > B$ 。反之, 若 $A_3 < B_3$, 则不管其他几位数码为何值, 肯定是 $A < B$ 。如果 $A_3 = B_3$, 这就必须通过比较下一位 A_2 和 B_2 来判断 A 和 B 的大小了。依次类推, 定能比出结果。

图 3.3.32 是 4 位数码比较器 CC14585 的逻辑图。图中的 $Y_{(A<B)}$ 、 $Y_{(A=B)}$ 和 $Y_{(A>B)}$ 是总的比较结果, $A_3A_2A_1A_0$ 和 $B_3B_2B_1B_0$ 是两个相比较的 4 位数的输入端。 $I_{(A<B)}$ 、 $I_{(A=B)}$ 和 $I_{(A>B)}$ 是扩展端, 供片间连接时用。由逻辑图可写出




图 3.3.32 4 位数值比较器 CC14585 的逻辑图

输出的逻辑表达式为

$$\begin{aligned}
 Y_{(A<B)} = & \bar{A}_3 B_3 + (A_3 \odot B_3) \bar{A}_2 B_2 + (A_3 \odot B_3)(A_2 \odot B_2) \bar{A}_1 B_1 \\
 & + (A_3 \odot B_3)(A_2 \odot B_2)(A_1 \odot B_1) \bar{A}_0 B_0 \\
 & + (A_3 \odot B_3)(A_2 \odot B_2)(A_1 \odot B_1)(A_0 \odot B_0) I_{(A<B)} \quad (3.3.32)
 \end{aligned}$$

$$Y_{(A=B)} = (A_3 \odot B_3)(A_2 \odot B_2)(A_1 \odot B_1)(A_0 \odot B_0) I_{(A=B)} \quad (3.3.33)$$

$$Y_{(A>B)} = Y_{(A<B)} + Y_{(A=B)} \quad (3.3.34)$$

只比较两个 4 位数时,将扩展端 $I_{(A<B)}$ 接低电平,同时将 $I_{(A>B)}$ 和 $I_{(A=B)}$ 接高电平,即 $I_{(A<B)} = 0$, $I_{(A>B)} = I_{(A=B)} = 1$ 。这时式(3.3.32)中的最后一项为 0,其余 4 项分别表示了 $A < B$ 的 4 种可能情况,即 $A_3 < B_3$; $A_3 = B_3$ 而 $A_2 < B_2$; $A_3 = B_3$, $A_2 = B_2$ 而 $A_1 < B_1$; $A_3 = B_3$, $A_2 = B_2$, $A_1 = B_1$ 而 $A_0 < B_0$ 。

式(3.3.33)表明,只有 A 和 B 的每一位都相等时, A 和 B 才相等。

式(3.3.34)则说明,若 A 和 B 比较的结果既不是 $A < B$ 又不是 $A = B$,则必为 $A > B$ 。

在比较两个 4 位以上的二进制数时,需要用两片以上的 CC14585 组合成位数更多的数值比较电路。下面通过一个简单的例子说明一下扩展接法。

【例 3.3.8】 试用两片 CC14585 组成一个 8 位数值比较器。

解： 根据多位数比较的规则，在高位相等时取决于低位的比较结果。同时由式(3.3.32)和式(3.3.33)又知，在 CC14585 中只有两个输入的 4 位数相等时，输出才由 $I_{(A<B)}$ 和 $I_{(A=B)}$ 的输入信号决定。因此，在将两个数的高 4 位 $C_7 C_6 C_5 C_4$ 和 $D_7 D_6 D_5 D_4$ 接到第(2)片 CC14585 上，而将低 4 位 $C_3 C_2 C_1 C_0$ 和 $D_3 D_2 D_1 D_0$ 接到第(1)片 CC14585 上时，只需把第(1)片的 $Y_{(A<B)}$ 和 $Y_{(A=B)}$ 接到第(2)片 $I_{(A<B)}$ 和 $I_{(A=B)}$ 就行了。




图 3.3.33 将两片 CC14585 接成 8 位数值比较器

由式(3.3.34)可见，在 CC14585 中 $Y_{(A>B)}$ 信号是用 $Y_{(A<B)}$ 和 $Y_{(A=B)}$ 产生的，因此在扩展连接时，只需输入低位比较结果 $I_{(A<B)}$ 和 $I_{(A=B)}$ 就够了。从图 3.3.32 CC14585 的逻辑图上可知， $I_{(A>B)}$ 并未用于产生 $Y_{(A>B)}$ 的输出信号，它仅仅是一个控制信号。当 $I_{(A>B)}$ 为高电平时，允许有 $Y_{(A>B)}$ 信号输出，而当 $I_{(A>B)}$ 为低电平时， $Y_{(A>B)}$ 输出端被封锁在低电平。因此，在正常工作时应使 $I_{(A>B)}$ 端处于高电平。这样就得到了图 3.3.33 的电路。

目前生产的数值比较器产品中，也有采用其他电路结构形式的。因为电路结构不同，扩展输入端的用法也不完全一样，使用时应注意加以区别。

3.4 组合逻辑电路中的竞争—冒险现象

3.4.1 竞争—冒险现象及其成因

在前面的章节里我们系统地讲述了组合逻辑电路的分析方法和设计方法。这些分析和设计都是在输入、输出处于稳定的逻辑电平下进行的。为了保证系统工作的可靠性，有必要再观察一下当输入信号逻辑电平发生变化的瞬间电路

的工作情况。

首先让我们看两个最简单的例子。在图 3.4.1(a) 的与门电路中, 稳态下, 无论 $A=1, B=0$ 还是 $A=0, B=1$, 输出皆为 $Y=0$ 。但是在输入信号 A 从 1 跳变为 0 时, 如果 B 从 0 跳变为 1, 而且 B 首先上升到 $V_{IL(max)}$ 以上, 这样在极短的时间 Δt 内将出现 A, B 同时高于 $V_{IL(max)}$ 的状态, 于是便在门电路的输出端产生了极窄的 $Y=1$ 的尖峰脉冲, 或称为电压毛刺, 如图中所示(在画波形时考虑了门电路的传输延迟时间)。显然, 这个尖峰脉冲不符合门电路稳态下的逻辑功能, 因而它是系统内部的一种噪声。

同样, 在图 3.4.1(b) 的或门电路中, 稳态下, 无论 $A=0, B=1$ 还是 $A=1, B=0$, 输出都应该是 $Y=1$ 。但如果 A 从 1 变成 0 的时刻和 B 从 0 变成 1 的时刻略有差异, 而且在 A 下降到 $V_{IH(min)}$ 时 B 尚未上升到 $V_{IH(min)}$, 则在暂短的 Δt 时间内将出现 A, B 同时低于 $V_{IH(min)}$ 的状态, 使输出端产生极窄的 $Y=0$ 的尖峰脉冲。这个尖峰脉冲同样也是违背稳态下逻辑关系的噪声。




图 3.4.1 由于竞争而产生的尖峰脉冲

我们把门电路两个输入信号同时向相反的逻辑电平跳变(一个从 1 变为 0, 另一个从 0 变为 1)的现象叫做竞争。

应当指出, 有竞争现象时不一定会产生尖峰脉冲。例如在图 3.4.1(a) 的与门电路中, 如果在 B 上升到 $V_{IL(max)}$ 之前 A 已经降到了 $V_{IL(max)}$ 以下(如图中虚线所示), 这时输出端不会产生尖峰脉冲。同理, 在图 3.4.1(b) 的或门电路中, 若 A 下降到 $V_{IH(min)}$ 以前 B 已经上升到 $V_{IH(min)}$ 以上(如图中虚线所示), 输出端也不会有尖峰脉冲产生。

如果图 3.4.1 所示的与门和或门是复杂数字系统中的两个门电路, 而且 A, B 又是经过不同的传输途径到达的, 那么在设计时往往难于准确知道 A, B 到达次序的先后, 以及它们在上升时间和下降时间上的细微差异。因此, 我们只能说只要存在竞争现象, 输出就有可能出现违背稳态下逻辑关系的尖峰脉冲。

由于竞争而在电路输出端可能产生尖峰脉冲的现象就叫做竞争-冒险。

图 3.4.2 是一个 2 线-4 线译码器的电路和它的电压波形图。由图上可以看到, 在 A, B 的稳定状态下输出 Y_0 和 Y_3 都应为 0 状态。然而由于门 G_4 和

G_5 的传输延迟时间不同,在 AB 从 10 跳变为 01 的过程中, Y_0 端有尖峰脉冲产生。此外,由于 A 、 B 在变化过程中到达 $V_{IL(max)}$ 的时刻不同, Y_3 端也有尖峰脉冲出现。




图 3.4.2 2 线-4 线译码器中的竞争-冒险现象

(a) 电路图 (b) 电压波形图

倘若译码器的负载是一个对尖峰脉冲敏感的电路(例如下一章将要讲到的触发器),那么这种尖峰脉冲将可能使负载电路发生误动作。对此应在设计时采取措施加以避免。

*3.4.2 检查竞争-冒险现象的方法


在输入变量每次只有一个改变状态的简单情况下,可以通过逻辑函数式判断组合逻辑电路中是否有竞争-冒险存在。

如果输出端门电路的两个输入信号 A 和 \bar{A} 是输入变量 A 经过两个不同的传输途径而来的(如图 3.4.3 所示),那么当输入变量 A 的状态发生突变时输出端便有可能产生尖峰脉冲。因此,只要输出端的逻辑函数在一定条件下能简化成

$$Y = A + \bar{A} \quad \text{或} \quad Y = A \cdot \bar{A}$$

则可判定存在竞争-冒险。

如果图 3.4.3 电路的输出端是或非门、与非门,同样也存在竞争-冒险。这

图 3.4.3 同一输入变量经不同途径到达输出门的情况(m, n 均为正整数)

时的输出应能写成 $Y = A + \bar{A}$ 或者 $Y = A \cdot \bar{A}$ 的形式。

【例 3.4.1】试判断图 3.4.4 中的两个电路中是否存在竞争-冒险。已知任何瞬间输入变量只可能有一个改变状态。




图 3.4.4 例 3.4.1 的电路

解：图 3.4.4(a) 电路输出的逻辑函数式可写为

$$Y = AB + \bar{A}C$$

当 $B = C = 1$ 时, 上式将成为

$$Y = A + \bar{A}$$

故图(a)电路中存在竞争-冒险。

图 3.4.4(b) 电路的输出为

$$Y = (A + B) \cdot (\bar{A} + C)$$

在 $A = C = 0$ 的条件下, 上式简化成

$$Y = B \cdot \bar{B}$$

故图(b)电路中也存在竞争-冒险。

这种方法虽然简单, 但局限性太大, 因为多数情况下输入变量都有两个以上

同时改变状态的可能性。如果输入变量的数目又很多,就更难于从逻辑函数式上简单地找出所有产生竞争-冒险的情况了。

将计算机辅助分析的手段用于分析数字电路以后,为我们从原理上检查复杂数字电路的竞争-冒险现象提供了有效的手段。通过在计算机上运行数字电路的模拟程序,能够迅速查出电路是否会存在竞争-冒险现象。目前已有这类成熟的程序可供选用。

另一种方法是用实验来检查电路的输出端是否有因为竞争-冒险而产生的尖峰脉冲。这时加到输入端的信号波形应该包含输入变量的所有可能发生的状态变化。

即使是用计算机辅助分析手段检查过的电路,往往也还需要经过实验的方法检验,方能最后确定电路是否存在竞争-冒险。因为在使用计算机软件模拟数字电路时,只能采用标准化的典型参数,有时还要做一些近似,所以得到的模拟结果有时和实际电路的工作状态会有出入。因此可以认为,只有实验检查的结果才是最终的结论。

3.4.3 消除竞争-冒险现象的方法

一、接入滤波电容

由于竞争-冒险而产生的尖峰脉冲一般都很窄(多在几十纳秒以内),所以只要在输出端并接一个很小的滤波电容 C_f (如图 3.4.5(a)所示),就足以把尖峰脉冲的幅度削弱至门电路的阈值电压以下。在 TTL 电路中, C_f 的数值通常在几十至几百皮法的范围内。

这种方法的优点是简单易行,而缺点是增加了输出电压波形的上升时间和下降时间,使波形变坏。

二、引入选通脉冲

第二种常用的方法是在电路中引入一个选通脉冲 p 如图 3.4.5(a)所示。因为 p 的高电平出现在电路到达稳定状态以后,所以 $G_0 \sim G_3$ 每个门的输出端都不会出现尖峰脉冲。但需注意,这时 $G_0 \sim G_3$ 正常的输出信号也将变成脉冲信号,而且它们的宽度与选通脉冲相同。例如,当输入信号 AB 变成 11 以后, Y_3 并不马上变成高电平,而要等到 p 端的正脉冲出现时才给出一个正脉冲。

三、修改逻辑设计

以图 3.4.4(a)电路为例,我们已经得到了它输出的逻辑函数式为 $Y = AB$




图 3.4.5 消除竞争-冒险现象的几种方法

(a) 电路接法 (b) 电压波形

+ $\bar{A}C$, 而且知道在 $B = C = 1$ 的条件下, 当 A 改变状态时存在竞争-冒险。

根据逻辑代数的常用公式可知

$$Y = AB + \bar{A}C = AB + \bar{A}C + BC \quad (3.4.1)$$

我们发现, 在增加了 BC 项以后, 在 $B = C = 1$ 时无论 A 如何改变, 输出始终保持 $Y = 1$ 。因此, A 的状态变化不再会引起竞争-冒险。

因为 BC 一项对函数 Y 来说是多余的, 所以把它叫做 Y 的冗余项, 同时把这种修改逻辑设计的方法叫增加冗余项的方法。增加冗余项以后的电路如图 3.4.6 所示。

用增加冗余项的方法消除竞争-冒险, 适用范围是很有限的。由图 3.4.6 所示电路中不难发现, 如果 A 和 B 同时改变状态, 即 AB 从 10 变为 01 时, 电路仍然存在竞争-冒险。可见, 增加了冗余项 BC 以后仅仅消除了由于 A 的状态改变所导致的竞争-冒险。




图 3.4.6 用增加冗余项消除竞争-冒险

把上述三种方法比较一下不难看出, 接滤波电容的方法简单易行, 但输出电压的波形随之变坏。因此, 只适用于对输出波形的前、后沿无严格要求的场合。引入选通脉冲的方法也比较简单, 而且不需要增加电路元件。但使用这种方法

时必须设法得到一个与输入信号同步的选通脉冲,对这个脉冲的宽度和作用的时间均有严格的要求。至于修改逻辑设计的方法,倘能运用得当,有时可以收到令人满意的效果。例如在图 3.4.6 电路中,如果门 G_5 在电路中本来就已存在,那么只需增加一根连线,把它的输出引到门 G_4 的一个输入端就行了,既不必增加门电路,又不给电路的工作带来任何不利的影响。然而,这样有利的条件并不是任何时候都存在,而且这种方法能解决的问题也是很有限的。

本章小结

在这一章里我们讲述了组合逻辑电路的特点、组合逻辑电路的分析方法和设计方法、若干常用组合逻辑电路的原理和使用方法、组合逻辑电路中的竞争-冒险现象等几部分内容。

因为针对每一种逻辑功能都可以设计出一个相应的逻辑电路,所以逻辑电路的种类已难于胜数。为便于掌握这些电路的共同特点和内在联系,按逻辑功能的不同特点把它们分成了组合逻辑电路和时序逻辑电路两大类。

组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,而与电路过去的状态无关。它在电路结构上的特点是只包含门电路,而没有存储(记忆)单元。显然,符合上述特点的组合逻辑电路仍然是非常多的,不可能逐一列举。

考虑到有些种类的组合逻辑电路使用得特别频繁,为便于使用,把它们制成了标准化的中规模集成器件,供用户直接选用。这些器件包括编码器、译码器、数据选择器、加法器、数值比较器、奇偶校验/发生器、BCD 与二进制代码转换器等。为了增加使用的灵活性,也为了便于功能扩展,在多数中规模集成的组合逻辑电路上都设置了附加的控制端(或称为使能端、选通输入端、片选端、禁止端等)。这些控制端既可用于控制电路的状态(工作或禁止),又可作为输出信号的选通输入端,还能用作输入信号的一个输入端以扩展电路功能。合理地运用这些控制端能最大限度地发挥电路的潜力。此外,灵活地运用这些器件还可以设计出任何其他逻辑功能的组合逻辑电路。

尽管各种组合逻辑电路在功能上千差万别,但是它们的分析方法和设计方法都是共同的。掌握了分析的一般方法,就可以识别任何一个给定电路的逻辑功能;掌握了设计的一般方法,就可以根据给定的设计要求设计出相应的逻辑电路。因此,学习本章内容时应将重点放在分析方法和设计方法上,而不必去记忆各种具体的逻辑电路。

在使用中规模集成电路设计组合逻辑电路时,总的步骤和使用小规模集成电路时是一样的,但在有些步骤的做法上不完全相同。

第一步进行逻辑抽象、第二步写出逻辑函数式,和使用小规模集成电路时没

有区别。

第三步将逻辑函数变换为适当的形式,而不是要求化为最简形式。因为每一种中规模集成的组合逻辑电路都有确定的逻辑功能,并可以写成逻辑函数式的形式,所以为了使用这些器件构成所需的逻辑电路,必须把要产生的逻辑函数变换成与所用器件的逻辑函数式类似的形式。

将变换后的逻辑函数式与选用器件的函数式对照比较,有以下4种可能的情况:

1. 两者形式完全相同,使用这种中规模集成器件效果最为理想。
2. 两者形式类同,所选器件的逻辑函数式包含更多的输入变量和乘积项。这时只需对多余的变量输入端和乘积项作适当处理,也能很方便地得到所要的逻辑电路。
3. 所选用的中规模集成器件的逻辑函数式是要求产生的逻辑函数的一部分,这时可以通过扩展的方法(将几片联用或附加少量其他器件)组成要求的逻辑电路。
4. 如果可用的中规模集成电路品种有限,而这些器件的逻辑函数式又与要求产生的逻辑函数在形式上相差甚远,就不宜采用这些器件来设计所需的逻辑电路了。

根据逻辑函数式对照比较的结果,即可确定所用的器件各输入端应当接人的变量或常量(1或0),以及各片之间的连接方式。

第四步,按照上面对照比较的结果,画出设计的逻辑电路图。

我们把上述使用中规模集成器件设计组合逻辑电路的方法叫做逻辑函数式对照法。

竞争-冒险是组合逻辑电路工作状态转换过程中经常会出现的一种现象。如果负载是一些对尖峰脉冲敏感的电路,则必须采取措施防止由于竞争而产生的尖峰脉冲。如果负载电路对尖峰脉冲不敏感(例如负载为光电显示器件),就不必考虑这个问题了。

自我检测题

(一) 分析图 T3.1 电路的逻辑功能,写出输出的逻辑函数式,列出真值表,说明电路逻辑功能的特点。

(二) 图 T3.2 是一个多功能函数发生电路。试写出当 $S_0 S_1 S_2 S_3$ 为 0000~1111 16 种不同状态时输出 Y 的逻辑函数式。

(三) 试写出图 T3.3 电路输出 Z 的逻辑函数式。4 选 1 数据选择器 74LS153 的逻辑图见图 3.3.20。

(四) 写出图 T3.4 电路输出 Y_1 、 Y_2 的逻辑函数式。3 线-8 线译码器 74LS138 的逻辑

图见图 3.3.8。




图 T3.1




图 T3.2




图 T3.3




图 T3.4

(五) 试用数据选择器设计一个“逻辑不一致”电路,要求 4 个输入逻辑变量取值不一致时输出为 1,取值一致时输出为 0。

(六) 什么叫竞争-冒险现象? 当门电路的两个输入端同时向相反的逻辑状态转换(即一个从 0 变成 1,另一个从 1 变成 0)时,输出端是否一定有干扰脉冲产生?

思考题和习题

[题 3.1] 分析图 P3.1 电路的逻辑功能,写出 Y_1 、 Y_2 的逻辑函数式,列出真值表,指出电路完成什么逻辑功能。

[题 3.2] 图 P3.2 是对十进制数 9 求补的集成电路 CC14561 的逻辑图,写出当 $COMP=1$ 、 $Z=0$ 和 $COMP=0$ 、 $Z=0$ 时 Y_1 、 Y_2 、 Y_3 、 Y_4 的逻辑式,列出真值表。

[题 3.3] 用与非门设计四变量的多数表决电路。当输入变量 A、B、C、D 有 3 个或 3 个以上为 1 时输出为 1,输入为其他状态时输出为 0。

[题 3.4] 有一水箱由大、小两台水泵 M_L 和 M_S 供水,如图 P3.4 所示。水箱中设置了 3 个水位检测元件 A、B、C。水面低于检测元件时,检测元件给出高电平;水面高于检测元件




图 P3.1




图 P3.2

时,检测元件给出低电平。现要求当水位超过C点时水泵停止工作;水位低于C点而高于B点时 M_s 单独工作;水位低于B点而高于A点时 M_L 单独工作;水位低于A点时 M_L 和 M_s 同时工作。试用门电路设计一个控制两台水泵的逻辑电路,要求电路尽量简单。

[题 3.5] 设计一个代码转换电路,输入为4位二进制代码,输出为4位循环码。可以采用各种逻辑功能的门电路来实现。

[题 3.6] 试画出用4片8线-3线优先编码器 74LS148 组成32线-5线优先编码器




图 P3.4

的逻辑图。74LS148 的逻辑图见图 3.3.3。允许附加必要的门电路。

〔题 3.7〕 某医院有一、二、三、四号病室 4 间,每室设有呼叫按钮,同时在护士值班室内对应地装有一号、二号、三号、四号 4 个指示灯。

现要求当一号病室的按钮按下时,无论其他病室的按钮是否按下,只有一号灯亮。当一号病室的按钮没有按下而二号病室的按钮按下时,无论三、四号病室的按钮是否按下,只有二号灯亮。当一、二号病室的按钮都未按下而三号病室的按钮按下时,无论四号病室的按钮是否按下,只有三号灯亮。只有在一、二、三号病室的按钮均未按下而按下四号病室的按钮时,四号灯才亮。试用优先编码器 74LS148 和门电路设计满足上述控制要求的逻辑电路,给出控制四个指示灯状态的高、低电平信号。

〔题 3.8〕 写出图 P3.8 中 Z_1 、 Z_2 、 Z_3 的逻辑函数式,并化简为最简的与-或表达式。译码器 74LS42 的逻辑图见图 3.3.10。




图 P3.8




图 P3.9

〔题 3.9〕 画出用两片 4 线-16 线译码器 74LS154 组成 5 线-32 线译码器的接线图。图 P3.9 是 74LS154 的逻辑框图,图中的 S_A 、 S_B 是两个控制端(亦称片选端),译码器工作时应使 S_A 和 S_B 同时为低电平。当输入信号 $A_3A_2A_1A_0$ 为 0000~1111 这 16 种状态时,输出端从 \bar{Y}_0 到 \bar{Y}_{15} 依次给出低电平输出信号。

[题 3.10] 试画出用 3 线 - 8 线译码器 74LS138(见图 3.3.8)和门电路产生如下多输出逻辑函数的逻辑图。

$$\begin{cases} Y_1 = AC \\ Y_2 = \bar{A}\bar{B}C + A\bar{B}\bar{C} + BC \\ Y_3 = BC + AB\bar{C} \end{cases}$$

[题 3.11] 画出用 4 线 - 16 线译码器 74LS154(参见题 3.9)和门电路产生如下多输出逻辑函数的逻辑图。

$$\begin{cases} Y_1 = \bar{A}\bar{B}\bar{C}D + \bar{A}\bar{B}C\bar{D} + A\bar{B}\bar{C}\bar{D} + AB\bar{C}\bar{D} \\ Y_2 = \bar{A}BCD + A\bar{B}CD + AB\bar{C}D + ABC\bar{D} \\ Y_3 = \bar{A}B \end{cases}$$

[题 3.12] 用 3 线 - 8 线译码器 74LS138 和门电路设计 1 位二进制全减器电路。输入为被减数、减数和来自低位的借位;输出为两数之差和向高位的借位信号。

[题 3.13] 试用两片双 4 选 1 数据选择器 74LS153 和 3 线 - 8 线译码器 74LS138 接成 16 选 1 的数据选择器。74LS153 的逻辑图见图 3.3.20, 74LS138 的逻辑图见图 3.3.8。

[题 3.14] 分析图 P3.14 电路, 写出输出 Z 的逻辑函数式。CC4512 为 8 选 1 数据选择器, 它的逻辑功能表如表 P3.14 所示。




图 P3.14

表 P3.14 CC4512 的功能表

DIS	INH	A ₂	A ₁	A ₀	Y
0	0	0	0	0	D ₀
0	0	0	0	1	D ₁
0	0	0	1	0	D ₂
0	0	0	1	1	D ₃
0	0	1	0	0	D ₄
0	0	1	0	1	D ₅
0	0	1	1	0	D ₆
0	0	1	1	1	D ₇
0	1	×	×	×	0
1	×	×	×	×	高阻

[题 3.15] 图 P3.15 是用两个 4 选 1 数据选择器组成的逻辑电路, 试写出输出 Z 与输入 M、N、P、Q 之间的逻辑函数式。已知数据选择器的逻辑函数式为




图 P3.15

[题 3.16] 试用 4 选 1 数据选择器产生逻辑函数

$$Y = \bar{A}\bar{B}\bar{C} + A\bar{C} + BC$$

[题 3.17] 用 8 选 1 数据选择器 CC4512(参见题 3.14)产生逻辑函数

$$Y = A\bar{C}\bar{D} + \bar{A}\bar{B}CD + BC + B\bar{C}\bar{D}$$

[题 3.18] 用 8 选 1 数据选择器 CC4512(参见题 3.14)产生逻辑函数

$$Y = AC + \bar{A}BC + \bar{A}\bar{B}C$$

[题 3.19] 设计用 3 个开关控制一个电灯的逻辑电路,要求改变任何一个开关的状态都能控制电灯由亮变灭或者由灭变亮。要求用数据选择器来实现。

[题 3.20] 人的血型有 A、B、AB、O 4 种。输血时输血者的血型与受血者血型必须符合图 P3.20 中用箭头指示的授受关系。试用数据选择器设计一个逻辑电路,判断输血者与受血者的血型是否符合上述规定。(提示:可以用两个逻辑变量的 4 种取值表示输血者的血型,用另外两个逻辑变量的 4 种取值表示受血者的血型。)

[题 3.21] 用 8 选 1 数据选择器 CC4512(参见题 3.14)设计一个组合逻辑电路。该电路有 3 个输入逻辑变量 A、B、C 和 1 个工作状态控制变量 M。当 M=0 时电路实现“意见一致”功能(A、B、C 状态一致时输出为 1,否则输出为 0),而 M=1 时电路实现“多数表决”功能,即输出与 A、B、C 中多数的状态一致。

[题 3.22] 用 8 选 1 数据选择器设计一个函数发生器电路,它的功能表如表 P3.22 所示。

[题 3.23] 试用 4 位并行加法器 74LS283 设计一个加/减运算电路。当控制信号 M=0 时它将两个输入的 4 位二进制数相加,而 M=1 时它将两个输入的 4 位二进制数相减。允许附加必要的门电路。

[题 3.24] 能否用一片 4 位并行加法器 74LS283 将余 3 代码转换成 8421 的二-十进制代码? 如果可能,应当如何连线?




图 P3.20

[题 3.25] 试利用两片 4 位二进制并行加法器 74LS283 和必要的门电路组成 1 位二 - 十进制加法器电路。(提示:根据 BCD 码中 8421 码的加法运算规则,当两数之和小于、等于 9 (1001) 时,相加的结果和按二进制数相加所得到的结果一样。当两数之和大于 9 (即等于 1010 ~ 1111) 时,则应在按二进制数相加的结果上加 6 (0110),这样就可以给出进位信号,同时得到一个小于 9 的和。)

[题 3.26] 若使用 4 位数值比较器 CC14585 (见图 3.3.32) 组成十位数值比较器,需要用几片? 各片之间应如何连接?

[题 3.27] 试用两个 4 位数值比较器组成三个数的判断电路。要求能够判别三个 4 位二进制数 $A(a_3a_2a_1a_0)$ 、 $B(b_3b_2b_1b_0)$ 、 $C(c_3c_2c_1c_0)$ 是否相等、 A 是否最大、 A 是否最小,并分别给出“三个数相等”、“ A 最大”、“ A 最小”的输出信号。可以附加必要的门电路。

表 P3.22 题 3.22 电路的功能表

S_1	S_0	Y
0	0	$A \cdot B$
0	1	$A + B$
1	0	$A \oplus B$
1	1	\bar{A}

[题 3.28] 若将二 - 十进制编码中的 8421 码、余 3 码、余 3 循环码、2421 码和 5211 码分别加到二 - 十进制译码器 74LS42 (见图 3.3.10) 的输入端,并按表 1.1.1 的排列顺序依次变化时,输出端是否都会产生尖峰脉冲? 试简述理由。

[题 3.29] 试分析图 P3.29 电路中当 A 、 B 、 C 、 D 单独一个改变状态时是否存在竞争 - 冒险现象? 如果存在竞争 - 冒险现象,那么都发生在其他变量为何种取值的情况下?




图 P3.29

第四章 触 发 器

内 容 提 要

本章介绍构成数字系统的另一种基本逻辑单元——触发器。

首先介绍触发器的各种电路结构以及由于电路结构不同而带来的不同动作特点,然后再从逻辑功能上对触发器进行分类,并强调说明了触发器的电路结构和逻辑功能的区别以及两者的关系。最后扼要地介绍了不同逻辑功能触发器之间实现逻辑功能转换的简单方法。

4.1 概述

在各种复杂的数字电路中不但需要对二值信号进行算术运算和逻辑运算,还经常需要将这些信号和运算结果保存起来。为此,需要使用具有记忆功能的基本逻辑单元。能够存储 1 位二值信号的基本单元电路统称为触发器。

为了实现记忆 1 位二值信号的功能,触发器必须具备以下两个基本特点:

第一,具有两个能自行保持的稳定状态,用来表示逻辑状态的 0 和 1,或二进制数的 0 和 1。

第二,根据不同的输入信号可以置成 1 或 0 状态。

迄今为止,人们已经研制出了许多种触发器电路。根据电路结构形式的不同,可以将它们分为基本 RS 触发器、同步 RS 触发器、主从触发器、维持阻塞触发器、CMOS 边沿触发器等。这些不同的电路结构在状态变化过程中具有不同的动作特点,掌握这些动作特点对于正确使用这些触发器是十分必要的。

同时,由于控制方式的不同(即信号的输入方式以及触发器状态随输入信号变化的规律不同),触发器的逻辑功能在细节上又有所不同。因此又根据触发器逻辑功能的不同分为 RS 触发器、JK 触发器、T 触发器、D 触发器等几种类型。

此外,根据存储数据的原理不同,还把触发器分成静态触发器和动态触发器两大类。静态触发器是靠电路状态的自锁存储数据的;而动态触发器是通过在 MOS 管栅极输入电容上存储电荷来存储数据的,例如输入电容上存有电荷为 0

状态,则没有存电荷为 1 状态。本章只介绍静态触发器。

4.2 触发器的电路结构与动作特点

4.2.1 基本 RS 触发器的电路结构与动作特点

基本 RS 触发器(又称 R-S 锁存器)是各种触发器电路中结构形式最简单的一种。同时,它又是许多复杂电路结构触发器的一个组成部分。

一、电路结构与工作原理

第二章里讲过的各种门电路虽然都有两种不同的输出状态(高、低电平,亦




图 4.2.1 用或非门组成的基本 RS 触发器

(a)、(b)电路结构 (c)图形符号

即 1、0),但都不能自行保持。例如在图 4.2.1(a)所示电路中,如果只有一个或非门 G_1 ,那么当另一个输入端接低电平时输出 v_{O1} 的高、低电平将随输入 v_{I1} 的高、低电平而改变。因此,它不具备记忆功能。

如果用另一个或非门 G_2 将 v_{O1} 反相(同时将 G_2 的另一个输入端接低电平),则 G_2 的输出 v_{O2} 将与 v_{I1} 同相。现将 v_{O2} 接回 G_1 的另一个输入端,这时即使原来加在 v_{I1} 输入端上的信号消失了, v_{O1} 和 v_{O2} 的状态也能保持下去。这样就得到了图 4.2.1(a)中由两个或非门所组成的基本 RS 触发器电路。

由于 G_1 和 G_2 在电路中的作用完全相同,所以习惯上将电路画成图 4.2.1(b)的对称形式。 Q 和 \bar{Q} 称为输出端,并且定义 $Q=1$ 、 $\bar{Q}=0$ 为触发器的 1 状态, $Q=0$ 、 $\bar{Q}=1$ 为触发器的 0 状态。 S_D 称为置位端或置 1 输入端, R_D 称为复位端或置 0 输入端。

当 $S_D=1$ 、 $R_D=0$ 时, $Q=1$ 、 $\bar{Q}=0$ 。在 $S_D=1$ 信号消失以后(即 S_D 回到 0),

由于有 Q 端的高电平接回到 G_2 的另一个输入端,因而电路的 1 状态得以保持。

当 $S_D = 0, R_D = 1$ 时, $Q = 0, \bar{Q} = 1$ 。在 $R_D = 1$ 信号消失以后,电路保持 0 状态不变。

当 $S_D = R_D = 0$ 时,电路维持原来的状态不变。

当 $S_D = R_D = 1$ 时, $Q = \bar{Q} = 0$,这既不是定义的 1 状态,也不是定义的 0 状态。而且,在 S_D 和 R_D 同时回到 0 以后无法断定触发器将回到 1 状态还是 0 状态。因此,在正常工作时输入信号应遵守 $S_D R_D = 0$ 的约束条件,亦即不允许输入 $S_D = R_D = 1$ 的信号。




图 4.2.2 用与非门组成的基本 RS 触发器

(a) 电路结构 (b) 图形符号

将上述逻辑关系列成真值表,就得到表 4.2.1。因为触发器新的状态 Q^{n+1} (也叫做次态)不仅与输入状态有关,而且与触发器原来的状态 Q^n (也叫做初态)有关,所以把 Q^n 也作为一个变量列入了真值表,并将 Q^n 称做状态变量,把这种含有状态变量的真值表叫做触发器的特性表(或功能表)。

基本 RS 触发器也可以用与非门构成,如图 4.2.2 所示。这个电路是以低电平作为输入信号的,所以用 \bar{S}_D 和 \bar{R}_D 分别表示置 1 输入端和置 0 输入端。在图 4.2.2(b)的图形符号上,用输入端的小圆圈表示用低电平作输入信号,或者叫低电平有效。表 4.2.2 是它的特性表。

表 4.2.1 用或非门组成的基本 RS 触发器的特性表

S_D	R_D	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
1	0	0	1
1	0	1	1
0	1	0	0
0	1	1	0
1	1	0	0*
1	1	1	0*

* S_D, R_D 的 1 状态同时消失后状态不定。

表 4.2.2 用与非门组成的基本 RS 触发器的特性表

\bar{S}_D	\bar{R}_D	Q^n	Q^{n+1}
1	1	0	0
1	1	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
0	0	0	1*
0	0	1	1*

* S_D, R_D 的 0 状态同时消失以后状态不定。

由于 $\overline{S}_D = \overline{R}_D = 0$ 时出现非定义的 $Q = \overline{Q} = 1$ 状态, 而且当 \overline{S}_D 和 \overline{R}_D 同时回到高电平以后触发器的状态难于确定, 所以在正常工作时同样应当遵守 $S_D R_D = 0$ 的约束条件, 即不应加以 $\overline{S}_D = \overline{R}_D = 0$ 的输入信号。

二、动作特点

由图 4.2.1(b) 和图 4.2.2(a) 中可见, 在基本 RS 触发器中, 输入信号直接加在输出门上, 所以输入信号在全部作用时间里 (即 S_D 或 R_D 为 1 的全部时间), 都能直接改变输出端 Q 和 \overline{Q} 的状态, 这就是基本 RS 触发器的动作特点。

由于这个缘故, 也把 S_D (\overline{S}_D) 叫做直接置位端, 把 R_D (\overline{R}_D) 叫做直接复位端, 并且把基本 RS 触发器叫做直接置位、复位触发器。

【例 4.2.1】在图 4.2.3(a) 的基本 RS 触发器电路中, 已知 \overline{S}_D 和 \overline{R}_D 的电压波形如图 4.2.3(b) 中所示, 试画出 Q 和 \overline{Q} 端对应的电压波形。

解: 实质上这是一个用已知的 \overline{R}_D 和 \overline{S}_D 的状态确定 Q 和 \overline{Q} 状态的问题。只要根据每个时间区间里 \overline{S}_D 和 \overline{R}_D 的状态去查触发器的特性表, 即可找出 Q 和 \overline{Q} 的相应状态, 并画出它们的波形图。

对于这样简单的电路, 从电路图上也能直接画出 Q 和 \overline{Q} 端的波形图, 而不必去查特性表。

从图 4.2.3(b) 的波形图上可以看到, 虽然在 $t_3 \sim t_4$ 和 $t_7 \sim t_8$ 期间输入端出现了 $\overline{S}_D = \overline{R}_D = 0$ 的状态, 但由于 \overline{S}_D 首先回到了高电平, 所以触发器的次态仍是确定的。




图 4.2.3 例 4.2.1 的电路和电压波形

(a) 电路结构 (b) 电压波形图

4.2.2 同步 RS 触发器的电路结构与动作特点

在数字系统中,为协调各部分的动作,常常要求某些触发器于同一时刻动作。为此,必须引入同步信号,使这些触发器只有在同步信号到达时才按输入信号改变状态。通常把这个同步信号叫做时钟脉冲,或称为时钟信号,简称时钟,用 CP (Clock Pulse 的缩写)表示。

这种受时钟信号控制的触发器统称为时钟触发器,以区别于像基本 RS 触发器那样的直接置位、复位触发器。

一、电路结构与工作原理

实现时钟控制的最简单方式是采用图 4.2.4 所示的同步 RS 触发器结构。该电路由两部分组成:由与非门 G_1 、 G_2 组成的基本 RS 触发器和由与非门 G_3 、 G_4 组成的输入控制电路。




图 4.2.4 同步 RS 触发器
(a) 电路结构 (b) 图形符号

当 $CP=0$ 时,门 G_3 、 G_4 截止,输入信号 S 、 R 不会影响输出端的状态,故触发器保持原状态不变。

当 $CP=1$ 时, S 、 R 信号通过门 G_3 、 G_4 反相后加到由 G_1 和 G_2 组成的基本 RS 触发器上,使 Q 和 \bar{Q} 的状态跟随输入状态的变化而改变。它的特性表如表 4.2.3 所示。

从上表中可见,只有 $CP=1$ 时触发器输出端的状态才受输入信号的控制,而且在 $CP=1$ 时这个特性表和基本 RS 触发器的特性表相同。输入信号同样需要遵守 $SR=0$ 的约束条件。

在使用同步 RS 触发器的过程中,有时还需要在 CP 信号到来之前将触发

表 4.2.3 同步 RS 触发器的特性表

CP	S	R	Q^n	Q^{n+1}
0	x	x	0	0
0	x	x	1	1
1	0	0	0	0
1	0	0	1	1
1	1	0	0	1
1	1	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	1	0	1*
1	1	1	1	1*

* CP 回到低电平后状态不定。

器预先置成指定的状态,为此在实用的同步 RS 触发器电路上往往还设置有专门的异步置位输入端和异步复位输入端,如图 4.2.5 所示。

只要在 \overline{S}_D 或 \overline{R}_D 加入低电平,即可立即将触发器置 1 或置 0,而不受时钟信号和输入信号的控制。因此,将 \overline{S}_D 称为异步置位(置 1)端,将 \overline{R}_D 称为异步复位(置 0)端。触发器在时钟信号控制下正常工作时应使 \overline{S}_D 和 \overline{R}_D 处于高电平。




图 4.2.5 带异步置位、复位端的同步 RS 触发器

(a) 电路结构 (b) 图形符号

此外,在图 4.2.5 电路的具体情况下,用 \overline{S}_D 或 \overline{R}_D 将触发器置位或复位应当在 $CP=0$ 的状态下进行,否则在 \overline{S}_D 或 \overline{R}_D 返回高电平以后预置的状态不一定能保存下来。

二、动作特点

由于在 $CP=1$ 的全部时间里 S 和 R 信号都能通过门 G_3 和 G_4 加到基本 RS 触发器上,所以在 $CP=1$ 的全部时间里 S 和 R 的变化都将引起触发器输

出端状态的变化。这就是同步 RS 触发器的动作特点。

根据这一动作特点可以想象到,如果 $CP=1$ 的期间内输入信号多次发生变化,则触发器的状态也会发生多次翻转,这就降低了电路的抗干扰能力。

【例 4.2.2】 已知同步 RS 触发器的输入信号波形如图 4.2.6 所示,试画出 Q 、 \bar{Q} 端的电压波形。设触发器的初始状态为 $Q=0$ 。

解: 由给定的输入电压波形可见,在第一个 CP 高电平期间先是 $S=1$ 、 R




图 4.2.6 例 4.2.2 的电压波形图

$=0$, 输出被置成 $Q=1$ 、 $\bar{Q}=0$ 。随后输入变成了 $S=R=0$, 因而输出状态保持不变。最后输入又变为 $S=0$ 、 $R=1$, 将输出置成 $Q=0$ 、 $\bar{Q}=1$, 故 CP 回到低电平以后触发器停留在 $Q=0$ 、 $\bar{Q}=1$ 的状态。

在第二个 CP 高电平期间若 $S=R=0$, 则触发器的输出状态应保持不变。但由于在此期间 S 端出现了一个干扰脉冲, 因而触发器被置成了 $Q=1$ 。




图 4.2.7 D 型锁存器电路
(a) 基本形式 (b) 7475 采用的电路

为了适用于单端输入信号的场合,在有些集成电路中也把同步 RS 触发器作成图 4.2.7(a)的形式。通常把这种电路叫做 D 型锁存器(或双稳态锁存器)。图中的 D 端为数据输入端,CP(也有标作 EN 的)为控制端。当 $CP=1$ 时输出端状态随输入端的状态而改变,当 $CP=0$ 时输出状态保持不变。图 4.2.7(b)是 4 位 D 型锁存器 7475 中每个触发器的逻辑图,它的逻辑功能和图 4.2.7(a)电路完全相同。

4.2.3 主从触发器的电路结构与动作特点

为了提高触发器工作的可靠性,希望在每个 CP 周期里输出端的状态只能改变一次。为此,在同步 RS 触发器的基础上又设计出了主从结构触发器。

一、电路结构与工作原理

主从结构 RS 触发器(简称主从 RS 触发器)由两个同样的同步 RS 触发器组成,但它们的时钟信号相位相反,如图 4.2.8 所示。其中由与非门 $G_1 \sim G_4$ 组成的同步 RS 触发器称为从触发器,由与非门 $G_5 \sim G_8$ 组成的同步 RS 触发器称为主触发器。




图 4.2.8 主从结构 RS 触发器

(a) 电路结构 (b) 图形符号

当 $CP=1$ 时门 G_7, G_8 被打开,门 G_3, G_4 被封锁,故主触发器根据 S 和 R 的状态翻转而从触发器保持原来的状态不变。

当 CP 由高电平返回低电平时, G_7, G_8 被封锁,此后无论 S, R 的状态如何改变,在 $CP=0$ 的全部时间里主触发器的状态不再改变。与此同时门 G_3, G_4 被打开,从触发器按照与主触发器相同的状态翻转。因此,在 CP 的一个变化周期

中触发器输出端的状态只可能改变一次。

例如 $CP = 0$ 时触发器的初始状态为 $Q = 0$, 当 CP 由 0 变为 1 以后, 若 $S = 1, R = 0$, 主触发器将被置 1, 即 $Q' = 1, \overline{Q'} = 0$, 而从触发器保持 0 状态不变。当 CP 回到低电平以后, 从触发器的 CP' 变成了高电平, 它的输入 $S' = Q' = 1, R' = \overline{Q'} = 0$, 因而被置成 $Q = 1$ 。

由于输出状态的变化发生在 CP 信号的下降沿, 所以图 4.2.8 的主从 RS 触发器属于 CP 下降沿动作型, 在图形符号中用 CP 输入端的小圆圈表示。图形符号中的“ \neg ”表示“延迟输出”, 即 CP 返回 0 以后输出状态才改变。

将上述的逻辑关系写成真值表, 即得表 4.2.4 主从 RS 触发器的特性表。

表 4.2.4 主从 RS 触发器的特性表

CP	S	R	Q^n	Q^{n+1}
\times	\times	\times	\times	Q^n
	0	0	0	0
	0	0	1	1
	1	0	0	1
	1	0	1	1
	0	1	0	0
	0	1	1	0
	1	1	0	1*
	1	1	1	1*

* CP 回到低电平后输出状态不定。

从同步 RS 触发器到主从 RS 触发器的这一演变, 克服了 $CP = 1$ 期间触发器输出状态可能多次翻转的问题。但由于主触发器本身是同步 RS 触发器, 所以在 $CP = 1$ 期间 Q' 和 $\overline{Q'}$ 的状态仍然会随 S, R 状态的变化而多次改变, 而且输入信号仍需遵守约束条件 $SR = 0$ 。

【例 4.2.3】在图 4.2.8 的主从 RS 触发器电路中, 若 CP, S 和 R 的电压波形如图 4.2.9 所示, 试求 Q 和 \overline{Q} 端的电压波形。设触发器的初始状态为 $Q = 0$ 。

解: 首先根据 $CP = 1$ 期间 S, R 的状态可得到 $Q', \overline{Q'}$ 的电压波形。然后, 根据 CP 下降沿到达时 $Q', \overline{Q'}$ 的状态即可画出 Q, \overline{Q} 的电压波形了。由图可见, 在第六个 CP 高电平期间, Q' 和 $\overline{Q'}$ 的状态虽然改变了两次, 但输出端的状态并不改变。

为了使用方便, 希望即使出现了 $S = R = 1$ 的情况, 触发器的次态也是确定的, 因而需要进一步改进触发器的电路结构。

不难发现, 如果把主从 RS 触发器的 Q 和 \overline{Q} 端作为一对附加的控制信号接回到输入端, 如图 4.2.10 所示, 就可以达到上述要求。这一对反馈线通常在制造集成电路时已在内部连好。为表示与主从 RS 触发器在逻辑功能上的区别, 以 J, K 表示两个信号输入端, 并把图 4.2.10 电路称为主从结构 JK 触发器(简称主从 JK 触发器)。

若 $J = 1, K = 0$, 则 $CP = 1$ 时主触发器置 1 (原来是 0 则置成 1, 原来是 1 则保持 1), 待 $CP = 0$ 以后从触发器亦随之置 1, 即 $Q^{n+1} = 1$ 。




图 4.2.9 例 4.2.3 的电压波形图




图 4.2.10 主从 JK 触发器

若 $J=0$ 、 $K=1$, 则 $CP=1$ 时主触发器置 0, 待 $CP=0$ 以后从触发器也随之置 0, 即 $Q^{n+1}=0$ 。

若 $J=K=0$, 则由于门 G_7 、 G_8 被封锁, 触发器保持原状态不变, 即 $Q^{n+1}=Q^n$ 。

若 $J=K=1$ 时, 需要分别考虑两种情况。第一种情况是 $Q^n=0$ 。这时门 G_8 被 Q 端的低电平封锁, $CP=1$ 时仅 G_7 输出低电平信号, 故主触发器置 1。 $CP=0$ 以后从触发器也跟着置 1, 即 $Q^{n+1}=1$ 。

第二种情况是 $Q^n = 1$ 。这时门 G_7 被 \overline{Q} 端的低电平封锁,因而在 $CP = 1$ 时仅 G_3 能给出低电平信号,故主触发器被置 0。当 $CP = 0$ 以后从触发器跟着置 0,故 $Q^{n+1} = 0$ 。

综合以上两种情况可知,无论 $Q^n = 1$ 还是 $Q^n = 0$,触发器的次态可统一表示为 $Q^{n+1} = \overline{Q^n}$ 。就是说,当 $J = K = 1$ 时, CP 下降到达后触发器将翻转为与初态相反的状态。

将上述的逻辑关系用真值表表示,即得到表 4.2.5 所示的主从 JK 触发器的特性表。

在有些集成电路触发器产品中,输入端 J 和 K 不止是一个。在这种情况下, J_1 和 J_2 、 K_1 和 K_2 是与的逻辑关系,如图 4.2.11 所示。如果用特性表描述它的逻辑功能,则应以 $J_1 \cdot J_2$ 和 $K_1 \cdot K_2$ 分别代替表 4.2.5 中的 J 和 K 。




图 4.2.11 具有多输入端的主从 JK 触发器

表 4.2.5 主从 JK 触发器的特性表

CP	J	K	Q^n	Q^{n+1}
\times	\times	\times	\times	Q^n
	0	0	0	0
	0	0	1	1
	1	0	0	1
	1	0	1	1
	0	1	0	0
	0	1	1	0
	1	1	0	1
	1	1	1	0




图 4.2.12 例 4.2.4 的电压波形图

【例 4.2.4】 在图 4.2.10 给出的主从 JK 触发器电路中,若 CP 、 J 、 K 的波

形如图 4.2.12 所示,试画出 Q 、 \overline{Q} 端对应的电压波形。假定触发器的初始状态为 $Q=0$ 。

解: 由于每一时刻 J 、 K 的状态均已由波形图给定,而且 $CP=1$ 期间 J 、 K 的状态不变,所以只要根据 CP 下降沿到达时 JK 的状态去查主从 JK 触发器的特性表,就可以逐段画出 Q 和 \overline{Q} 端的电压波形了。可以看出,触发器输出端状态的改变均发生在 CP 信号的下降沿,而且即使 $CP=1$ 时 $J=K=1$, CP 下降到来时触发器的次态也是确定的。

二、动作特点

通过上面的分析可以看到,主从结构触发器有两个值得注意的动作特点:

(1) 触发器的翻转分两步动作。第一步,在 $CP=1$ 期间主触发器接收输入端(S 、 R 或 J 、 K)的信号,被置成相应的状态,而从触发器不动;第二步, CP 下降沿到来时从触发器按照主触发器的状态翻转,所以 Q 、 \overline{Q} 端状态的改变发生在 CP 的下降沿。

(2) 因为主触发器本身是一个同步 RS 触发器,所以在 $CP=1$ 的全部时间里输入信号都将对主触发器起控制作用。

由于存在这样两个动作特点,在使用主从结构触发器时经常会遇到这样一种情况,就是在 $CP=1$ 期间输入信号发生过变化以后, CP 下降沿到达时从触发器的状态不一定能按此刻输入信号的状态来确定,而必须考虑整个 $CP=1$ 期间里输入信号的变化过程才能确定触发器的次态。

例如在图 4.2.8 的主从 RS 触发器中,假定初始状态为 $Q^n=0$, $CP=0$ 。如果 CP 变成 1 以后先是 $S=1$ 、 $R=0$,然后在 CP 下降沿到来之前又变成了 $S=R=0$,那么用 CP 下降沿到达时的 $S=R=0$ 状态去查触发器的特性表会得到 $Q^{n+1}=Q^n=0$ 的结果。然而实际上由于 $CP=1$ 的开始阶段曾经出现过 $S=1$ 、 $R=0$ 的输入信号,主触发器已被置 1,所以 CP 下降沿到达后从触发器也随之置 1,即实际的次态应为 $Q^{n+1}=1$ 。

在图 4.2.10 的主从 JK 触发器中也存在类似的问题,即 $CP=1$ 的全部时间主触发器都可以接收输入信号。而且,由于 Q 、 \overline{Q} 端接回到了输入门上,所以在 $Q^n=0$ 时主触发器只能接受置 1 输入信号,在 $Q^n=1$ 时主触发器只能接受置 0 信号。其结果就是在 $CP=1$ 期间主触发器只有可能翻转一次,一旦翻转了就不会翻回原来的状态。但在主从 RS 触发器中,由于没有 Q 、 \overline{Q} 端接到输入端的反馈线,所以 $CP=1$ 期间 S 、 R 状态多次改变时主从触发器状态也会随着多次翻转。

因此,在使用主从结构触发器时必须注意:只有在 $CP=1$ 的全部时间里输入状态始终未变的条件下,用 CP 下降沿到达时输入的状态决定触发器的次态才肯定是对的。否则,必须考虑 $CP=1$ 期间输入状态的全部变化过程,才能确定 CP 下降沿到达时触发器的次态。




图 4.2.13 例 4.2.5 的电压波形图

【例 4.2.5】在图 4.2.10 的主从 JK 触发器中,已知 CP 、 J 、 K 的电压波形如图 4.2.13 所示,试画出与之对应的输出端电压波形。设触发器的初始状态为 $Q = 0$ 。

解: 由图 4.2.13 可见,第一个 CP 高电平期间始终为 $J = 1$ 、 $K = 0$, CP 下降沿到达后触发器置 1。

第二个 CP 的高电平期间 K 端状态发生过变化,因而不能简单地以 CP 下降沿到达时 J 、 K 的状态来决定触发器的次态。因为在 CP 高电平期间出现过短时间的 $J = 0$ 、 $K = 1$ 状态,此时主触发器便被置 0,所以虽然 CP 下降沿到达时输入状态回到了 $J = K = 0$,但从触发器仍按主触发器的状态被置 0,即 $Q^{n+1} = 0$ 。

第三个 CP 下降沿到达时 $J = 0$ 、 $K = 1$ 。如果以这时的输入状态决定触发器次态,应保持 $Q^{n+1} = 0$ 。但由于 CP 高电平期间曾出现过 $J = K = 1$ 状态, CP 下降沿到达之前主触发器已被置 1,所以 CP 下降沿到达后从触发器被置 1。

4.2.4 边沿触发器的电路结构与动作特点

为了提高触发器的可靠性,增强抗干扰能力,希望触发器的次态仅仅取决于 CP 信号下降沿(或上升沿)到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。为实现这一设想,人们相继研制成了各种边沿触发器电路。目前已用于数字集成电路产品中的边沿触发器电路有利用 CMOS 传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿

触发器以及利用二极管进行电平配置的边沿触发器等几种。

一、利用 CMOS 传输门的边沿触发器

图 4.2.14 是利用 CMOS 传输门构成的一种边沿触发器。虽然这种电路结构在形式上也是一种主从结构,但是它和前面讲过的主从结构触发器具有完全不同的动作特点。




图 4.2.14 利用 CMOS 传输门的边沿触发器

从图 4.2.14 的典型电路中可以看到,反相器 G_1 、 G_2 和传输门 TG_1 、 TG_2 组成了主触发器,反相器 G_3 、 G_4 和传输门 TG_3 、 TG_4 组成了从触发器。 TG_1 和 TG_3 分别为主触发器和从触发器的输入控制门。

当 $CP = 0$ 、 $\overline{CP} = 1$ 时, TG_1 导通、 TG_2 截止, D 端的输入信号送入主触发器中,使 $Q' = D$ 。但这时主触发器尚未形成反馈连接,不能自行保持, Q' 跟随 D 端的状态变化。同时,由于 TG_3 截止、 TG_4 导通,所以从触发器维持原状态不变,而且它与主触发器之间的联系被 TG_3 所切断。





当 CP 的上升沿到达时(即 CP 跳变为 1、 \overline{CP} 跳变为 0), TG_1 截止、 TG_2 导通。由于门 G_1 的输入电容存储效应, G_1 输入端的电压不会立刻消失,于是 Q' 在 TG_1 切断前的状态被保存下来。同时,由于 TG_3 导通、 TG_4 截止,主触发器的状态通过 TG_3 和 G_3 送到了输出端,使 $Q = Q' = D$ (CP 上升沿到达时 D 的状态)。

可见,这种触发器的动作特点是输出端状态的转换发生在 CP 的上升沿,而且触发器所保存下来的状态仅仅取决于 CP 上升沿到达时的输入状态。因为触发器输出端状态的转换发生在 CP 的上升沿,所以这是一个上升沿触发的边沿触发器。它的特性表如表 4.2.6 所示。因为输入信号是以单端 D 给出的,所以

也把它叫做 D 触发器。

为了实现异步置位、复位功能,需要引入 S_D 和 R_D 信号。因为 S_D 和 R_D 是以高电平作为置 1 和置 0 输入信号的,所以必须把图 4.2.14 中的 4 个反相器改成或非门,形成图 4.2.15 所示的电路。 S_D 和 R_D 端的内部连线在图中以虚线示出。

表 4.2.6 CMOS 边沿触发器的特性表

CP	D	Q^n	Q^{n+1}
\times	\times	\times	Q^n
	0	0	0
	0	1	0
	1	0	1
	1	1	1




图 4.2.15 带异步置位、复位端的 CMOS 边沿触发器

边沿触发的动作特点在图形符号中以 CP 输入端处的“>”表示,如图 4.2.15 中所示。

二、维持阻塞触发器

边沿触发器的另一种电路结构形式是维持阻塞结构。在 TTL 电路中这种电路结构形式用得比较多。

图 4.2.16 是维持阻塞结构 RS 触发器的电路结构图。这个电路是在同步 RS 触发器的基础上演变来的。

如果不存在①、②、③、④这 4 根连线,门 $G_1 \sim G_4$ 就是一个普通的同步 RS




图 4.2.16 维持阻塞结构的 RS 触发器

触发器。假如能保证 CP 由低电平跳变为高电平以后无论 \bar{S} 和 \bar{R} 的状态如何改变而 S' 和 R' 始终不变,那么触发器的次态将仅仅取决于 CP 上升沿到时输入的状态。

为了达到这个目的,首先在电路中增加了 G_5 、 G_6 两个与非门和①、②两根连线,使 G_3 和 G_5 形成一个基本 RS 触发器, G_4 和 G_6 形成另一个基本 RS 触发器。如果没有③、④两根线存在,当 CP 由低电平变成高电平时, S 或 R 端的低电平输入信号将立刻被存入这两个基本 RS 触发器中,此后即使 \bar{S} 或 \bar{R} 的低电平信号消失, S' 和 R' 的状态也能维持不变。因此,把①称为置 1 维持线,把②称为置 0 维持线。

由于工作过程中可能遇到 $CP = 1$ 期间先是 $\bar{S} = 0$ 、 $\bar{R} = 1$,随后又变为 $\bar{S} = 1$ 、 $\bar{R} = 0$ 的情况(或者相反的变化情况),所以 G_3 、 G_5 和 G_4 、 G_6 组成的两个触发器可能先后被置成 $S' = 1$ 、 $R' = 1$ 的状态。而对于由 $G_1 \sim G_4$ 组成的同步 RS 触发器来说, S' 和 R' 同时为 1 的状态是不允许的。

为避免出现这种情况,又在电路中增加了③、④两根连线。由于这两根线将 G_3 和 G_4 也接成了基本 RS 触发器,所以即使先后出现 $S' = 1$ 、 $R' = 1$ 的情况, G_3 和 G_4 组成的基本 RS 触发器也不会改变状态,从而保证了在 $CP = 1$ 的全部时间里 G_3 和 G_4 的输出不会改变。例如,当 CP 上升沿到达时 $\bar{S} = 0$ 、 $\bar{R} = 1$,则 G_3 输出为低电平、 G_4 输出为高电平。 G_3 输出的低电平一方面将输出端的基本 RS 触发器置 1,同时通过③这根线将 G_4 封锁,阻止 G_4 再输出低电平信号,因而也就阻止了输出端的基本 RS 触发器被置 0。为此,把③称为置 0 阻塞线。同理,将④称为置 1 阻塞线,它的作用是在输出端的基本 RS 触发器置 0 以后,阻止 G_3 再输出低电平的置 1 信号。

为适应输入信号以单端形式给出的情况,维持阻塞触发器也经常作成单端

输入的形式,如图 4.2.17 所示。图中以 D 表示数据输入端。连线②兼有置 0 维持线和置 1 阻塞线的功能。

当 $D=1$ 时, CP 上升沿到达前 $S'=1$ 、 $R'=0$,故 CP 上升沿到达后触发器置 1。当 $D=0$ 时, CP 上升沿到达前 $S'=0$ 、 $R'=1$,因而 CP 上升沿到达后触发器被置 0。可见,它的真值表与表 4.2.6 完全相同。

维持阻塞触发器的产品有时也作成多输入端的形式,如图 4.2.18 所示。这时各输入端之间是与的逻辑关系,即应以 $D_1 \cdot D_2$ 代替表 4.2.6 中的 D 。在图 4.2.18 上还画出了异步置位端 \overline{S}_D 和异步复位端 \overline{R}_D 的内部连线。无论 CP 处于高电平还是低电平,都可以通过在 \overline{S}_D 或 \overline{R}_D 端加入低电平将触发器置 1 或置 0。




图 4.2.17 维持阻塞结构的 D 触发器




图 4.2.18 具有异步置位、复位端和多输入端的维持阻塞 D 触发器

三、利用传输延迟时间的边沿触发器

另一种边沿触发器的电路结构如图 4.2.19 所示,它是利用门电路的传输延迟时间实现边沿触发的。

这个电路包含一个由与或非门 G_1 和 G_2 组成的基本 RS 触发器和两个输入控制门 G_3 和 G_4 。而且,门 G_3, G_4 的传输延迟时间大于基本 RS 触发器的翻转时间。

设触发器的初始状态为 $Q=0, \overline{Q}=1$ 。 $CP=0$ 时门 B, B', G_3 和 G_4 同时被 CP 的低电平封锁。而由于 G_3, G_4 的输出 P, P' 两端为高电平,门 A, A' 是打开




图 4.2.19 利用传输延迟时间的边沿触发器

的,故基本 RS 触发器的状态通过 A、A'得以保持。

CP 变为高电平以后,门 B、B'首先解除封锁,基本 RS 触发器可以通过 B、B'继续保持原状态不变。若此时输入为 $J=1$ 、 $K=0$,则经过门 G_3 、 G_4 的传输延迟时间以后 $P=0$ 、 $P'=1$,门 A、A'均不导通,对基本 RS 触发器的状态没有影响。

当 CP 下降沿到达时,门 B、B'立即被封锁,但由于门 G_3 、 G_4 存在传输延迟时间,所以 P 、 P' 的电平不会马上改变。因此,在瞬间出现 A、B 各有一个输入端为低电平的状态,使 $Q=1$,并经过门 A'使 $\bar{Q}=0$ 。由于 G_3 的传输延迟时间足够长,可以保证在 P 点的低电平消失之前 \bar{Q} 的低电平已反馈到了门 A,所以在 P 点的低电平消失以后触发器获得的 1 状态仍将保持下去。

经过门 G_3 、 G_4 的传输延迟时间以后, P 和 P' 都变为高电平,但对基本 RS 触发器的状态并无影响。同时,CP 的低电平已将门 G_3 、 G_4 封锁, J 、 K 状态即使再发生变化也不会影响触发器的状态了。

在对 J 、 K 为不同取值时触发器的工作过程逐一分析后,即可得出表 4.2.7 所示的特性表。如果将它与表 4.2.5 对照一下即可看到,除了对 CP 信号的要求不同以外,触发器稳定状态下 J 、 K 、 Q^n 和 Q^{n+1} 之间的逻辑关系完全相同。

通过对上述三种边沿触发器工作过程的分析可以看出,它们具有共同的动作特点,这就是触发器的次态仅取决于 CP 信号的上升沿(对于前两种电路)或下降沿(对于后一种电路)到达时输入的逻辑状态,而在这以前或以后,输入信号的变化对触发器输出的状态没有影响。

这一特点有效地提高了触发器的抗干扰能力,因而也提高了电路的工作可靠性。

【例 4.2.6】 在图 4.2.14 的 CMOS 边沿触发器电路中,若 D 端和 CP 的电压波形如图 4.2.20 所示,试画出 Q 端的电压波形。假定触发器的初始状态为 $Q=0$ 。

解: 由边沿触发器的动作特点可知,触发器的次态仅仅取决于 CP 上升沿到达时刻 D 端的状态,即 $D=1$ 则 $Q^{n+1}=1$, $D=0$ 则 $Q^{n+1}=0$,于是便得到了图 4.2.20 中的 Q 端电压波形图。

表 4.2.7 图 4.2.19 触发器的特性表

CP	J	K	Q^n	Q^{n+1}
\times	\times	\times	\times	Q^n
\downarrow	0	0	0	0
\downarrow	0	0	1	1
\downarrow	1	0	0	1
\downarrow	1	0	1	1
\downarrow	0	1	0	0
\downarrow	0	1	1	0
\downarrow	1	1	0	1
\downarrow	1	1	1	0




图 4.2.20 例 4.2.6 的电压波形图

4.3 触发器的逻辑功能及其描述方法

4.3.1 触发器按逻辑功能的分类

从上一节中可以看到,由于每一种触发器电路的信号输入方式不同(有单端输入的,也有双端输入的),触发器的状态随输入信号翻转的规则不同,所以它们的逻辑功能也不完全一样。

按照逻辑功能的不同特点,通常将时钟控制的触发器分为 RS 触发器、JK 触发器、T 触发器和 D 触发器等几种类型。

一、RS 触发器

凡在时钟信号作用下逻辑功能符合表 4.3.1 特性表所规定的逻辑功能者,叫做 RS 触发器。

显然,上一节中讲到的图 4.2.4、图 4.2.8 和图 4.2.16 电路都属于 RS 触发器。而图 4.2.1 和图 4.2.2 所示电路不是时钟控制触发器,所以它们不属于这里所定义的 RS 触发器。

如果把表 4.3.1 特性表所规定的逻辑关系写成逻辑函数式,则得到

$$\begin{cases} Q^{n+1} = S \bar{R} Q^n + SR \bar{Q}^n + S \bar{R} Q^n = S \bar{R} + \bar{S} \bar{R} Q^n \\ SR = 0 \quad (\text{约束条件}) \end{cases}$$

利用约束条件将上式化简,于是得出

表 4.3.1 RS 触发器的特性表

S	R	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	不定
1	1	1	不定




图 4.3.1 RS 触发器的状态转换图

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ SR = 0 \text{ (约束条件)} \end{cases} \quad (4.3.1)$$

式(4.3.1)称为 RS 触发器的特性方程。

此外,还可以用图 4.3.1 所示的状态转换图形象地表示 RS 触发器的逻辑功能。图中以两个圆圈分别代表触发器的两个状态,用箭头表示状态转换的方向,同时在箭头的旁边注明了转换的条件。

这样一来在描述触发器的逻辑功能时就有了特性表,特性方程和状态转换图三种可供选择的方法。

二、JK 触发器

凡在时钟信号作用下逻辑功能符合表 4.3.2 特性表所规定的逻辑功能者,叫做 JK 触发器。

表 4.3.2 JK 触发器的特性表

J	K	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0




图 4.3.2 JK 触发器的状态转换图

上一节中讲过的图 4.2.10 和图 4.2.19 所示电路都属于 JK 触发器。

根据表 4.3.2 可以写出 JK 触发器的特性方程,化简后得到

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n \quad (4.3.2)$$

JK 触发器的状态转换图如图 4.3.2 所示。

三、T 触发器

在某些应用场合下,需要这样一种逻辑功能的触发器,当控制信号 $T=1$ 时每来一个 CP 信号它的状态就翻转一次;而当 $T=0$ 时, CP 信号到达后它的状态保持不变。具备这种逻辑功能的触发器叫做 T 触发器。它的特性表如表 4.3.3 所示。

表 4.3.3 T 触发器的特性表

T	Q^n	Q^{n+1}
0	0	0
0	1	1
1	0	1
1	1	0

从特性表写出 T 触发器的特性方程为

$$Q^{n+1} = T\overline{Q^n} + \overline{T}Q^n \quad (4.3.3)$$

它的状态转换图如图 4.3.3 所示。




图 4.3.3 T 触发器的状态转换图和逻辑符号

事实上只要将 JK 触发器的两个输入端连在一起作为 T 端,就可以构成 T 触发器。正因为如此,在触发器的定型产品中通常没有专门的 T 触发器。

当 T 触发器的控制端接至固定的高电平时(即 T 恒等于 1),则式(4.3.3)变为

$$Q^{n+1} = \overline{Q^n}$$

即每次 CP 信号作用后触发器必然翻转成与初态相反的状态。有时也把这种接法的触发器叫做 T' 触发器。其实 T' 触发器只不过是处于一种特定工作状态下的 T 触发器而已。

四、D 触发器

凡在时钟信号作用下逻辑功能符合表 4.3.4 特性表所规定的逻辑功能者,叫做 D 触发器。前面讲过的图 4.2.7、图 4.2.14 和图 4.2.17 中的触发器,在逻辑功能上同属于这种类型。

从特性表写出 D 触发器的特性方程为

$$Q^{n+1} = D \quad (4.3.4)$$

D 触发器的状态转换图如图 4.3.4 所示。

表 4.3.4 D 触发器的特性表

D	Q^n	Q^{n+1}
0	0	0
0	1	0
1	0	1
1	1	1




图 4.3.4 D 触发器的状态转换图

4.3.2 触发器的电路结构和逻辑功能的关系

前者,已经从电路结构形式和逻辑功能这两个不同的角度对触发器作了分类介绍。

需要强调指出,触发器的逻辑功能和电路结构形式是两个不同的概念。所谓逻辑功能,是指触发器的次态和现态及输入信号之间在稳态下的逻辑关系,这种逻辑关系可以用特性表、特性方程或状态转换图给出。根据逻辑功能的不同特点,把触发器分为 RS、JK、T、D 等几种类型。

而基本 RS 触发器、同步 RS 触发器、主从触发器、边沿触发器等是指电路结构的不同形式。由于电路结构形式的不同,带来了各不相同的动作特点。

同一种逻辑功能的触发器可以用不同的电路结构实现。反过来说,用同一种电路结构形式可以作成不同逻辑功能的触发器。因此,逻辑功能与电路结构并无固定的对应关系,更不要把两者混为一谈。

例如在 4.2 节所讲的触发器电路中,图 4.2.4、图 4.2.8 和图 4.2.16 三个电路在逻辑功能上同属于 RS 触发器,它们在稳态下的逻辑功能相同,都符合表 4.3.1 的特性表。然而由于电路结构形式不同,它们在状态翻转时各有不同的动作特点。

另外,同样是维持阻塞结构电路,既可作成图 4.2.17 的 D 触发器,也可作成如图 4.3.5 所示的 JK 触发器。双 JK 触发器集成电路 74LS109 采用的就是这种电路结构。

用 CMOS 传输门组成的边沿触发器同样也可以做成不同的逻辑功能。图 4.3.6 给出了双 JK CMOS 触发器集成电路 CC4027 的电路图。将这个电路与图 4.2.15 的 D 触发器电路对照一下即可发现,图 4.3.6 电路只不过是在图 4.2.15 电路上附加了门 G_1 、 G_2 和 G_3 而已,电路的其余部分完全相同。从逻辑图可以写出

$$Q^{n+1} = D = \overline{J + Q'} + KQ^n = JQ^n + \bar{K}Q^n$$

故符合 JK 触发器规定的逻辑功能。




图 4.3.5 维持阻塞结构 JK 触发器(74LS109)的电路图




图 4.3.6 利用 CMOS 传输门的 JK 触发器 CC4027

将 JK、RS、T 三种类型触发器的特性表比较一下不难看出,其中 JK 触发器的逻辑功能最强,它包含了 RS 触发器和 T 触发器的所有逻辑功能。因此,在需要使用 RS 触发器和 T 触发器的场合完全可以用 JK 触发器来取代。例如在需要 RS 触发器时,只要将 JK 触发器的 J、K 端当作 S、R 端使用,就可以实现 RS 触发器的功能;在需要 T 触发器时,只要将 J、K 连在一起当作 T 端使用,就可以实现 T 触发器功能,如图 4.3.7 所示。因此,目前生产的时钟控制触发器定型产品中只有 JK 触发器和 D 触发器这两大类。




图 4.3.7 将 JK 触发器用作 RS、T 触发器

(a) 用作 RS 触发器 (b) 用作 T 触发器

* 4.4 触发器的动态特性

4.4.1 基本 RS 触发器的动态特性

为了保证触发器在工作时能可靠地翻转,有必要分析一下它们的动态翻转过程,并找出对输入信号、时钟信号以及它们互相配合关系的要求。

一、输入信号宽度

首先需要分析一下考虑到门电路存在传输延迟时间以后图 4.4.1 中基本 RS 触发器的翻转过程。为方便起见,假定所有门电路的平均传输延迟时间相等,用 t_{pd} 表示。




图 4.4.1 基本 RS 触发器的电路与动态波形

设触发器的初始状态为 $Q = 0, \overline{Q} = 1$, 输入信号波形如图 4.4.1 所示。当 \overline{S}_D 的下降沿到达后, 经过门 G_1 的传输延迟时间 t_{pd} , Q 端变为高电平。这个高电平加到门 G_2 的输入端, 再经过门 G_2 的传输延迟时间 t_{pd} , 使 \overline{Q} 变为低电平。当 \overline{Q} 的低电平反馈到 G_1 的输入端以后, 即使 $\overline{S}_D = 0$ 的信号消失 (即 \overline{S}_D 回到高电平), 触发器被置成的 $Q = 1$ 状态也将保持下去。可见, 为保证触发器可靠地翻转, 必须等到 $\overline{Q} = 0$ 的状态反馈到 G_1 的输入以后, $\overline{S}_D = 0$ 的信号才可以取消。因此, \overline{S}_D 输入的低电平信号宽度 t_w 应满足

$$t_w \geq 2t_{pd}$$

同理, 如果从 \overline{R}_D 端输入置 0 信号, 其宽度也必须大于、等于 $2t_{pd}$ 。

二、传输延迟时间

从输入信号到达起, 到触发器输出端新状态稳定地建立起来为止, 所经过的这段时间称为触发器的传输延迟时间。从上面的分析已经可以看出, 输出端从低电平变为高电平的传输延迟时间 t_{PLH} 和从高电平变为低电平的传输延迟时间 t_{PHL} 是不相等的, 它们分别为

$$t_{PLH} = t_{pd}$$

$$t_{PHL} = 2t_{pd}$$

若基本 RS 触发器由或非门组成 (电路如图 4.2.1 中所示), 则其传输延迟时间将为 $t_{PLH} = 2t_{pd}$ 、 $t_{PHL} = t_{pd}$ 。

4.4.2 同步 RS 触发器的动态特性

一、输入信号宽度

若同步 RS 触发器全部用与非门构成, 如图 4.4.2 所示, 为了保证由门 G_1 和门 G_2 组成的基本 RS 触发器可靠翻转, 则要求它的输入信号 \overline{S}_D 和 \overline{R}_D 的宽度必须大于 $2t_{pd}$ 。而这里 $\overline{S}_D = \overline{S \cdot CP}$ 、 $\overline{R}_D = \overline{R \cdot CP}$, 故要求 S (或 R) 和 CP 同时为高电平的时间应满足

$$t_{w(S \cdot CP)} \geq 2t_{pd}$$

二、传输延迟时间

从 S 和 CP (或 R 和 CP) 同时变为高电平开始, 到输出端新状态稳定地建立起来为止, 所经过的时间为同步 RS 触发器的传输延迟时间。由图 4.4.2 的电路图和波形图上可知

$$t_{PLH} = 2t_{pd}$$

$$t_{\text{PHL}} = 3t_{\text{rd}}$$




图 4.4.2 同步 RS 触发器的电路和动态波形

4.4.3 主从触发器的动态特性

在第 4.2.3 节中曾经讲过,主从结构触发器是分两步动作的: $CP = 1$ 期间主触发器按输入信号(S 、 R 或者 J 、 K)的状态翻转,待 CP 变为 0 时从触发器再按主触发器的状态翻转,使输出端改变状态。而且,为避免 CP 下降沿到达时主触发器的状态与 J 、 K 的状态不符,通常应使 J 、 K 的状态在 $CP = 1$ 期间保持不变。由此不难得出下面的结论。

一、建立时间

建立时间是指输入信号应先于 CP 信号到达的时间,用 t_{set} 表示。由图 4.4.3 可知, J 、 K 信号只要不迟于 CP 信号到达即可,因此有

$$t_{\text{set}} = 0$$

二、保持时间

为保证触发器可靠翻转,输入信号需要保持一定的时间。保持时间用 t_{H} 表示。如果要求 $CP = 1$ 期间 J 、 K 的状态保持不变,而 $CP = 1$ 的时间为 t_{WH} ,则应




图 4.4.3 主从 JK 触发器的电路和动态波形

满足

$$t_H \geq t_{WH}$$

三、传输延迟时间

若将从 CP 下降沿开始到输出端新状态稳定地建立起来的这段时间定义为传输延迟时间,则有

$$t_{PLH} = 3t_{pd}$$

$$t_{PHL} = 4t_{pd}$$

四、最高时钟频率

因为主从触发器是由两个同步 RS 触发器组成的,所以由同步 RS 触发器的动态特性可知,为保证主触发器的可靠翻转,CP 高电平的持续时间 t_{WH} 应大于 $3t_{pd}$ 。同理,为保证从触发器能可靠地翻转,CP 低电平的持续时间 t_{WL} 也应大于 $3t_{pd}$ 。因此,时钟信号的最小周期为

$$T_{C(min)} \geq 6t_{pd}$$

最高时钟频率

$$f_{C(max)} \leq 1/(6t_{pd})$$

如果把图 4.4.3 的 JK 触发器接成 T' 触发器使用(即将 J 与 K 相连后接至高电平),则最高时钟频率还要低一些。因为从 CP 的下降沿开始到输出端的新状态稳定建立所需时间为 $t_{PHL} = 4t_{pd}$,如果 CP 信号的占空比为 50%,那么 CP 信号的最高频率只能达到

$$f_{C(max)} = \frac{1}{2t_{PHL}} = \frac{1}{8t_{pd}}$$

4.4.4 维持阻塞触发器的动态特性

一、建立时间

由图 4.4.4 维持阻塞触发器的电路可见,由于 CP 信号是加到门 G_3 和 G_4 上的,因而在 CP 上升沿到达之前门 G_5 和 G_6 输出端的状态必须稳定地建立起来。输入信号到达 D 端以后,要经过一级门电路的传输延迟时间 G_6 的输出状态才能建立起来,而 G_5 的输出状态需要经过两级门电路的传输延迟时间才能建立,因此 D 端的输入信号必须先于 CP 的上升沿到达,而且建立时间应满足

$$t_{set} \geq 2t_{pd}$$




图 4.4.4 维持阻塞 D 触发器的电路与动态波形

二、保持时间

由图 4.4.4 可知,为实现边沿触发,应保证 $CP=1$ 期间门 G_6 的输出始终不变,不受 D 端状态变化的影响。

为此,在 $D=0$ 的情况下,当 CP 上升沿到达以后还要等门 G_4 输出的低电平返回到门 G_6 的输入端以后, D 端的低电平才允许改变。因此输入低电平信号的保持时间为

$$t_{HL} \geq t_{pd}$$

在 $D=1$ 的情况下,由于 CP 上升沿到达后 G_5 的输出将 G_4 封锁,所以不要求输入信号继续保持不变,故输入高电平信号的保持时间 $t_{HH}=0$ 。

三、传输延迟时间

由图 4.4.4 不难推算出,从 CP 上升沿到达时开始计算,输出由高电平变为低电平的传输延迟时间 t_{PHL} 和由低电平变为高电平的传输延迟时间 t_{PLH} 分别是

$$t_{PHL} = 3t_{pd}$$

$$t_{PLH} = 2t_{pd}$$

四、最高时钟频率

为保证由门 $G_1 \sim G_4$ 组成的同步 RS 触发器能可靠地翻转, CP 高电平的持续时间应大于 t_{PHL} ,所以时钟信号高电平的宽度 t_{WH} 应大于 t_{PHL} 。而为了在下一个 CP 上升沿到达之前确保门 G_5 和 G_6 新的输出电平得以稳定地建立, CP 低电平的持续时间不应小于门 G_4 的传输延迟时间和 t_{scl} 之和,即时钟信号低电平的宽度 $t_{WL} \geq t_{scl} + t_{pd}$ 。因此得到

$$\begin{aligned} f_{C(max)} &= \frac{1}{t_{WH} + t_{WL}} \\ &= \frac{1}{t_{scl} + t_{pd} + t_{PHL}} \\ &= \frac{1}{6t_{pd}} \end{aligned}$$

最后需要强调说明一点,在实际的集成触发器器件中,每个门的传输延迟时间是不同的。由于内部的逻辑门采用了各种型式的简化电路,所以它们的传输延迟时间比标准输入、输出结构门电路的传输延迟时间要小得多。由于在上面的讨论中假定了所有门电路的传输延迟时间是相等的,所以得出的一些结果只用于定性说明有关的物理概念。每个集成触发器产品的动态参数数值最后要通过实验测定。

本章小结

和门电路一样,触发器也是构成各种复杂数字系统的一种基本逻辑单元。

触发器逻辑功能的基本特点是可以保存 1 位二值信息。因此,又把触发器叫做半导体存储单元或记忆单元。

由于输入方式以及触发器状态随输入信号变化的规律不同,各种触发器在具体的逻辑功能上又有所差别。根据这些差异,将触发器分成了 RS 、 JK 、 T 、 T' 、 D 等几种逻辑功能的类型。这些逻辑功能可以用特性表、特性方程或状态转换图描述。

此外,从电路结构形式上又可以把触发器分为基本 RS 触发器、同步 RS 触发器、主从触发器、维持阻塞触发器、利用 CMOS 传输门的边沿触发器以及利用传输延迟时间的边沿触发器等不同类型。介绍这些电路结构的主要目的,在于说明由于电路结构不同而带来的不同动作特点。只有了解这些不同的动作特点,才能正确地使用这些触发器。

特别需要指出,触发器的电路结构形式和逻辑功能是两个不同的概念,两者没有固定的对应关系。同一种逻辑功能的触发器可以用不同的电路结构实现;同一种电路结构的触发器可以做成不同的逻辑功能。不要把这两个概念混同起来。

当选用触发器电路时,不仅要知道它的逻辑功能,还必须知道它的电路结构类型。只有这样,才能把握住它的动作特点,作出正确的设计。

在 TTL 电路触发器中,因为输入、输出端的电路结构和 TTL 与非门相同(有的输入端内部可能是几个门电路的输入端并联),所以第二章里所讲的 TTL 与非门的输入特性和输出特性对触发器仍然适用。每个输入端、输出端具体的电气参数可从手册上查到。

在 CMOS 电路触发器中,通常每个输入端、输出端均在器件内部设置了缓冲器,因而它们的输入特性和输出特性和 CMOS 反相器的输入特性和输出特性具有相同的型式,这里不再复述。

为了保证触发器在动态工作时能可靠地翻转,输入信号、时钟信号以及它们在时间上的相互配合应满足一定的要求。这些要求表现在对建立时间、保持时间、时钟信号的宽度和最高工作频率的限制上。对于每个具体型号的集成触发器,可以从手册上查到这些动态参数,在工作时应符合这些参数所规定的条件。

自我检测题

- (一) 触发器有哪几种常见的电路结构形式? 它们各有什么样的动作特点?
- (二) 分别写出 RS 触发器、JK 触发器、T 触发器和 D 触发器的特性表和特性方程。
- (三) 触发器的逻辑功能和电路结构形式之间的关系如何?
- (四) 在主从结构 RS 触发器电路中,若 R、S、CP 端的电压波形如图 T4.4 所示,试画出 Q、 \overline{Q} 端对应的电压波形。假定触发器的初始状态为 $Q=0$ 。
- (五) 在主从结构 JK 触发器中,已知 J、K、CP 端的电压波形如图 T4.5 所示,试画出 Q、 \overline{Q} 端对应的电压波形。设触发器的初始状态为 $Q=0$ 。
- (六) 在主从结构 T 触发器中,已知 T、CP 端的电压波形如图 T4.6 所示,试画出 Q、 \overline{Q} 端对应的电压波形。设触发器的初始状态为 $Q=0$ 。
- (七) 已知 CMOS 边沿触发器输入端 D 和时钟信号 CP 的电压波形如图 T4.7 所示,试画出 Q 和 \overline{Q} 端对应的电压波形。假定触发器的初始状态为 $Q=0$ 。




图 T4.4




图 T4.5




图 T4.6




图 T4.7

思考题和习题

[题 4.1] 画出图 P4.1 由与非门组成的基本 RS 触发器输出端 Q 、 \bar{Q} 的电压波形, 输入端 \bar{S}_D 、 \bar{R}_D 的电压波形如图中所示。

[题 4.2] 画出图 P4.2 由或非门组成的基本 RS 触发器输出端 Q 、 \bar{Q} 的电压波形, 输入端 S_D 、 R_D 的电压波形如图中所示。




图 P4.1




图 P4.2

[题 4.3] 试分析图 P4.3 所示电路的逻辑功能, 列出真值表, 写出逻辑函数式。

[题 4.4] 图 P4.4 所示为一个防抖动输出的开关电路。当拨动开关 S 时, 由于开关触点接通瞬间发生振颤, \bar{S}_D 和 \bar{R}_D 的电压波形如图中所示, 试画出 Q 、 \bar{Q} 端对应的电压波形。

[题 4.5] 在图 P4.5 电路中, 若 CP 、 S 、 R 的电压波形如图中所示, 试画出 Q 和 \bar{Q} 端与之对应的电压波形。假定触发器的初始状态为 $Q = 0$ 。

[题 4.6] 若将同步 RS 触发器的 Q 与 R 、 \bar{Q} 与 S 相连, 如图




图 P4.3





图 P4.4

P4.6 所示, 试画出在 CP 信号作用下 Q 和 \bar{Q} 端的电压波形。已知 CP 信号的宽度 $t_w = 4t_{fd}$ 。

t_{pd} 为门电路的平均传输延迟时间, 假定 $t_{pd} \approx t_{PHL} \approx t_{PLH}$ 。设触发器的初始状态为 $Q=0$ 。




图 P4.5




图 P4.6

[题 4.7] 若主从结构 RS 触发器各输入端的电压波形如图 P4.7 中所给出, 试画出 Q 、 \bar{Q} 端对应的电压波形。设触发器的初始状态为 $Q=0$ 。




图 P4.7

[题 4.8] 若主从结构 RS 触发器的 CP 、 S 、 R 、 \bar{R}_D 各输入端的电压波形如图 P4.8 所示, $\bar{S}_D=1$, 试画出 Q 、 \bar{Q} 端对应的电压波形。

[题 4.9] 已知主从结构 JK 触发器输入端 J 、 K 和 CP 的电压波形如图 P4.9 所示, 试画出 Q 、 \bar{Q} 端对应的电压波形。设触发器的初始状态为 $Q=0$ 。

[题 4.10] 若主从结构 JK 触发器 CP 、 \bar{R}_D 、 \bar{S}_D 、 J 、 K 端的电压波形如图 P4.10 所示, 试画出 Q 、 \bar{Q} 端对应的电压波形。




图 P4.8




图 P4.9




图 P4.10

[题 4.11] 已知维持阻塞结构 D 触发器各输入端的电压波形如图 P4.11 所示, 试画出 Q 、 \bar{Q} 端对应的电压波形。




图 P4.11




图 P4.12

[题 4.12] 已知 CMOS 边沿触发结构 JK 触发器各输入端的电压波形如图 P4.12 所示,试画出 Q 、 \bar{Q} 端对应的电压波形。

[题 4.13] 设图 P4.13 中各触发器的初始状态皆为 $Q=0$,试画出在 CP 信号连续作用下各触发器输出端的电压波形。

[题 4.14] 试写出图 P4.14(a)中各电路的次态函数(即 Q_1^{n+1} 、 Q_2^{n+1} 、 Q_3^{n+1} 、 Q_4^{n+1} 与现态和输入变量之间的函数式),并画出在图 P4.14(b)给定信号的作用下 Q_1 、 Q_2 、 Q_3 、 Q_4 的电压波形。假定各触发器的初始状态均为 $Q=0$ 。

[题 4.15] 在图 P4.15 的主从结构 JK 触发器电路中,已知 CP 和输入信号 T 的电压波形如图所示,试画出触发器输出端 Q 和 \bar{Q} 的电压波形。设触发器的起始状态为 $Q=0$ 。

[题 4.16] 在图 P4.16 电路中已知输入信号 v_i 的电压波形如图所示,试画出与之对应的输出电压 v_o 的波形。触发器为维持阻塞结构,初始状态为 $Q=0$ 。(提示:应考虑触发器和异或门的传输延迟时间。)

[题 4.17] 在图 P4.17 的主从 JK 触发器电路中,CP 和 A 的电压波形如图中所示,试画出 Q 端对应的电压波形。设触发器的初始状态为 $Q=0$ 。






图 P4.13



(a)



(b)

图 P4.14




图 P4.15




图 P4.16




图 P4.17

[题 4.18] 图 P4.18 所示是用 CMOS 边沿触发器和异或门组成的脉冲分频电路。试画出在一系列 CP 脉冲作用下 Q_1 、 Q_2 和 Z 端对应的输出电压波形。设触发器的初始状态皆为 $Q = 0$ 。

[题 4.19] 图 P4.19 所示是用维持阻塞结构 D 触发器组成的脉冲分频电路。试画出在一系列 CP 脉冲作用下输出端 Y 对应的电压波形。设触发器的初始状态均为 $Q = 0$ 。

[题 4.20] 试画出图 P4.20 电路输出端 Y 、 Z 的电压波形。输入信号 A 和 CP 的电压波形如图中所示。设触发器的初始状态均为 $Q = 0$ 。




图 P4.18




图 P4.19




图 P4.20

[题 4.21] 试画出图 P4.21 电路输出端 Q_2 的电压波形。输入信号 A 和 CP 的电压波形与上题相同。假定触发器为主从结构, 初始状态均为 $Q = 0$ 。




图 P4.21

[题 4.22] 试画出图 P4.22 电路在一系列 CP 信号作用下 Q_1 、 Q_2 、 Q_3 端输出电压的波形。触发器均为边沿触发结构, 初始状态为 $Q = 0$ 。

[题 4.23] 试画出图 P4.23 电路在图中所示 CP 、 \overline{R}_0 信号作用下 Q_1 、 Q_2 、 Q_3 的输出电压波形, 并说明 Q_1 、 Q_2 、 Q_3 输出信号的频率与 CP 信号频率之间的关系。




图 P4.22




图 P4.23

[题 4.24] 设计一个 4 人抢答逻辑电路。具体要求如下：

(1) 每个参赛者控制一个按钮,用按动按钮发出抢答信号。

(2) 竞赛主持人另有一个按钮,用于将电路复位。

(3) 竞赛开始后,先按动按钮者将对应的一个发光二极管点亮,此后其他 3 人再按动按钮对电路不起作用。

第五章 时序逻辑电路

内 容 提 要

本章系统讲授时序逻辑电路的工作原理和分析方法、设计方法。

首先,概要地讲述了时序逻辑电路在逻辑功能和电路结构上的特点,并详细介绍了分析时序逻辑电路的具体方法和步骤。然后分别介绍了寄存器、计数器、顺序脉冲发生器等各类常用时序逻辑电路的工作原理和使用方法。最后讲述了时序逻辑电路的设计方法,并从物理概念上讨论了时序逻辑电路中的竞争-冒险现象。

5.1 概述

在第三章所讨论的组合逻辑电路中,任一时刻的输出信号仅取决于当时的输入信号。这也是组合逻辑电路在逻辑功能上的共同特点。本章要介绍另一种类型的逻辑电路,在这类逻辑电路中,任一时刻的输出信号不仅取决于当时的输入信号,而且还取决于电路原来的状态,或者说,还与以前的输入有关。具备这种逻辑功能特点的电路叫做时序逻辑电路(简称时序电路),以区别于组合逻辑电路。

为了进一步说明时序逻辑电路的特点,下面来分析一下图 5.1.1 给出的一个实例——串行加法器电路。

所谓串行加法,是指在将两个多位数相加时,采取从低位到高位逐位相加的方式完成相加运算。由于每一位(例如第 i 位)相加的结果不仅取决于本位的两个加数 a_i 和 b_i ,还与低一位是否有进位有关,所以完整的串行加法器电路除了应该具有将两个加数和来自低位的进位相加的能力之外,还必须具备记忆功能,这样才能把本位相加后的进位结果保存下来,以备作高一位的加法时使用。因此,图 5.1.1 的串行加法器电路包含了两个组成部分,一部分是全加器 Σ ,另一部分是由触发器构成的存储电路。前者执行 a_i 、 b_i 和 c_i 三个数的相加运算,后者负责记下每次相加后的进位结果。

通过这个简单的例子不难看出,时序电路在电路结构上有两个显著的特点。

第一,时序电路通常包含组合电路和存储电路两个组成部分,而存储电路是必不可少的。第二,存储电路的输出状态必须反馈到组合电路的输入端,与输入信号一起,共同决定组合逻辑电路的输出。

时序电路的框图可以画成图 5.1.2 所示的普遍形式。图中的 $X(x_1, x_2, \dots, x_i)$ 代表输入信号, $Y(y_1, y_2, \dots, y_j)$ 代表输出信号, $Z(z_1, z_2, \dots, z_k)$ 代表存储电路的输入信号, $Q(q_1, q_2, \dots, q_l)$ 代表存储电路的输出。这些信号之间的逻辑关系可以用三个方程组来描述




图 5.1.1 串行加法器电路




图 5.1.2 时序逻辑电路的结构框图

$$\begin{cases} y_1 = f_1(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \\ y_2 = f_2(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \\ \vdots \\ y_j = f_j(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \end{cases} \quad (5.1.1)$$

$$\begin{cases} z_1 = g_1(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \\ z_2 = g_2(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \\ \vdots \\ z_k = g_k(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \end{cases} \quad (5.1.2)$$

$$\begin{cases} q_1^{n+1} = h_1(z_1, z_2, \dots, z_k, q_1^n, q_2^n, \dots, q_l^n) \\ q_2^{n+1} = h_2(z_1, z_2, \dots, z_k, q_1^n, q_2^n, \dots, q_l^n) \\ \vdots \\ q_l^{n+1} = h_l(z_1, z_2, \dots, z_k, q_1^n, q_2^n, \dots, q_l^n) \end{cases} \quad (5.1.3)$$

式(5.1.1)称为输出方程,式(5.1.2)称为驱动方程(或激励方程),式(5.1.3)称为状态方程。 $q_1^n, q_2^n, \dots, q_l^n$ 表示存储电路中每个触发器的现态, $q_1^{n+1}, q_2^{n+1}, \dots, q_l^{n+1}$ 表示存储电路中每个触发器的次态。如果将式(5.1.1)、(5.1.2)和(5.1.3)写成向量函数的形式,则得到

$$Y = F[X, Q]$$

$$Z = G[X, Q]$$

$$Q^{n+1} = H[Z, Q^n]$$

由于存储电路中触发器的动作特点不同,在时序电路中又有同步时序电路和异步时序电路之分。在同步时序电路中,所有触发器状态的变化都是在同一时钟信号操作下同时发生的。而在异步时序电路中,触发器状态的变化不是同时发生的。

此外,有时还根据输出信号的特点将时序电路划分为米利(Mealy)型和穆尔(Moore)型两种。在米利型电路中,输出信号不仅取决于存储电路的状态,而且还取决于输入变量;在穆尔型电路中,输出信号仅仅取决于存储电路的状态。可见,穆尔型电路只不过是米利型电路的一种特例而已。

以后还会看到,在有些具体的时序电路中,并不都具备图 5.1.2 所示的完整形式。例如,有的时序电路中没有组合电路部分,而有的时序电路又可能没有输入逻辑变量,但它们在逻辑功能上仍具有时序电路的基本特征。

用输入信号和电路状态(状态变量)的逻辑函数去描述时序电路逻辑功能的方法也叫时序机。其实,在分析时序电路时只要把状态变量和输入信号一样当作逻辑函数的输入变量处理,那么分析组合电路的一些运算方法仍然可以使用。不过,由于任意时刻状态变量的取值都和电路的历史情况有关,所以分析起来要比组合电路复杂一些。为便于描述存储电路的状态及其转换规律,还要引入一些新的表示方法和分析方法。

至于时序电路的设计方法,则更复杂一些,在讲过若干典型的时序电路之后对此再作详细介绍。

5.2 时序逻辑电路的分析方法

5.2.1 同步时序逻辑电路的分析方法

分析一个时序电路,就是要找出给定时序电路的逻辑功能。具体地说,就是要求找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化规律。

首先讨论同步时序电路的分析方法。由于同步时序电路中所有触发器都是在同一个时钟信号操作下工作的,所以分析方法比较简单。

在本章 5.1 节中已经讲过,时序电路的逻辑功能可以用输出方程、驱动方程和状态方程全面描述。因此,只要能写出给定逻辑电路的这三个方程,那么它的逻辑功能也就表示清楚了。根据这三个方程,就能够求得在任何给定输入变量

状态和电路状态下电路的输出和次态。

分析同步时序电路时一般按如下步骤进行:

① 从给定的逻辑图中写出每个触发器的驱动方程(亦即存储电路中每个触发器输入信号的逻辑函数式)。

② 把得到的这些驱动方程代入相应触发器的特性方程,得出每个触发器的状态方程,从而得到由这些状态方程组成的整个时序电路的状态方程组。

③ 根据逻辑图写出电路的输出方程。

【例 5.2.1】 试分析图 5.2.1 时序逻辑电路的逻辑功能,写出它的驱动方程、状态方程和输出方程。 FF_1 、 FF_2 和 FF_3 是三个主从结构的 TTL 触发器,下降沿动作,输入端悬空时和逻辑 1 状态等效。




图 5.2.1 例 5.2.1 的时序逻辑电路

解: ① 从图 5.2.1 给定的逻辑图可写出电路的驱动方程为

$$\begin{cases} J_1 = \overline{Q_2} \cdot Q_3 & K_1 = 1 \\ J_2 = Q_1 & K_2 = \overline{Q_1} \cdot \overline{Q_3} \\ J_3 = Q_1 \cdot Q_2 & K_3 = Q_2 \end{cases} \quad (5.2.1)$$

② 将式(5.2.1)代入 JK 触发器的特性方程 $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$ 中去,于是得到电路的状态方程

$$\begin{cases} Q_1^{n+1} = \overline{Q_2} \cdot Q_3 \cdot \overline{Q_1} \\ Q_2^{n+1} = Q_1 \cdot \overline{Q_2} + \overline{Q_1} \cdot \overline{Q_3} \cdot Q_2 \\ Q_3^{n+1} = Q_1 \cdot Q_2 \cdot \overline{Q_3} + \overline{Q_2} \cdot Q_3 \end{cases} \quad (5.2.2)$$

③ 根据逻辑图写出输出方程为

$$Y = Q_2 \cdot Q_3 \quad (5.2.3)$$

以上三式中的 Q_1 、 Q_2 、 Q_3 均表示触发器的现态,即 Q_1^n 、 Q_2^n 、 Q_3^n ,为简化书写,略去了右上角的 n 。

5.2.2 时序逻辑电路的状态转换表、状态转换图和时序图

从理论上讲,有了驱动方程、状态方程和输出方程以后,时序电路的逻辑功能就已经描述清楚了。然而通过例 5.2.1 可以发现,从这一组方程式中还不能获得电路逻辑功能的完整印象。这主要是由于电路每一时刻的状态都和电路的历史情况有关的缘故。由此可以想到,如果把电路在一系列时钟信号作用下状态转换的全部过程找出来,则电路的逻辑功能便可一目了然了。

用于描述时序电路状态转换全部过程的方法有状态转换表(也称状态转换真值表)、状态转换图和时序图等几种。

由于这三种方法和方程组一样,都可以用来描述同一个时序电路的逻辑功能,所以它们之间可以互相转换。

一、状态转换表

若将任何一组输入变量及电路初态的取值代入状态方程和输出方程,即可算出电路的次态和现态下的输出值;以得到的次态做为新的初态,和这时的输入变量取值一起再代入状态方程和输出方程进行计算,又得到一组新的次态和输出值。如此继续下去,把全部的计算结果列成真值表的形式,就得到了状态转换表。

【例 5.2.2】 试列出图 5.2.1 电路的状态转换表。

解: 由图 5.2.1 可见,这个电路没有输入逻辑变量。(需要注意的是,不要把 CP 当作输入逻辑变量。时钟信号只是控制触发器状态转换的操作信号。)因此,电路的次态和输出只取决于电路的初态,它属于穆尔型时序电路。设电路的初态为 $Q_3^0 Q_2^0 Q_1^0 = 000$,代入式(5.2.2)和式(5.2.3)后得到

$$\begin{cases} Q_3^{n+1} = 0 \\ Q_2^{n+1} = 0 \\ Q_1^{n+1} = 1 \\ Y = 0 \end{cases}$$

将这一结果作为新的初态,即 $Q_3^0 Q_2^0 Q_1^0 = 001$,重新代入式(5.2.2)和式(5.2.3),又得到一组新的次态和输出值。如此继续下去即可发现,当 $Q_3^0 Q_2^0 Q_1^0 = 110$ 时,次态 $Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} = 000$,返回了最初设定的初态。如果再继续算下去,电路的状态和输出将按照前面的变化顺序反复循环,因此已无需再做下去了。这样就得到了如表 5.2.1 的状态转换表。

最后还要检查一下得到的状态转换表是否包含了电路所有可能出现的状态。结果发现, $Q_3 Q_2 Q_1$ 的状态组合共有 8 种, 而根据上述计算过程列出的状态转换表中只有 7 种状态, 缺少 $Q_3 Q_2 Q_1 = 111$ 这个状态。将此状态代入式(5.2.2)和式(5.2.3)计算得到

$$\begin{cases} Q_3^{n+1} = 0 \\ Q_2^{n+1} = 0 \\ Q_1^{n+1} = 0 \end{cases}$$

$$Y = 1$$

表 5.2.1 图 5.2.1 电路的状态转换表

Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Y
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	1	1	0	0
1	1	0	0	0	0	1
1	1	1	0	0	0	1

表 5.2.2 图 5.2.1 电路状态转换表的另一种形式

CP 的顺序	Q_3	Q_2	Q_1	Y
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	0
4	1	0	0	0
5	1	0	1	0
6	1	1	0	1
7	0	0	0	0
0	1	1	1	1
1	0	0	0	0

把这个计算结果补充到表中以后, 才得到完整的状态转换表。

有时也将电路的状态转换表列成表 5.2.2 的形式。这种状态转换表给出了在一系列时钟信号作用下电路状态转换的顺序, 比较直观。

从表 5.2.2 上很容易看出, 每经过 7 个时钟信号以后电路的状态循环变化一次, 所以这个电路具有对时钟信号计数的功能。同时, 因为每经过 7 个时钟脉

冲作用以后输出端 Y 输出一个脉冲(由 0 变 1,再由 1 变 0),所以这是一个七进制计数器, Y 端的输出就是进位脉冲。

二、状态转换图

为了以更加形象的方式直观地显示出时序电路的逻辑功能,有时还进一步把状态转换表的内容表示成状态转换图的形式。

图 5.2.2 是图 5.2.1 电路的状态转换图。在状态转换图中以圆圈表示电路的各个状态,以箭头表示状态转换的方向。同时,还在箭头旁注明了状态转换前的输入变量取值和输出值。通常将输入变量取值写在斜线以上,将输出值写在斜线以下。因为图 5.2.1 电路没有输入逻辑变量,所以斜线上方没有注字。




图 5.2.2 图 5.2.1 电路的状态转换图

三、时序图

为便于用实验观察的方法检查时序电路的逻辑功能,还可以将状态转换表的内容画成时间波形的形式。在时钟脉冲序列作用下,电路状态、输出状态随时间变化的波形图叫做时序图。

图 5.2.3 中画出了图 5.2.1 电路的时序图。




图 5.2.3 图 5.2.1 电路的时序图

利用时序图检查时序电路逻辑功能的方法不仅用在实验测试中,也用于数

字电路的计算机模拟当中。

【例 5.2.3】 分析图 5.2.4 时序逻辑电路的逻辑功能, 写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图。

解: 首先从给定的电路图写出驱动方程

$$\begin{cases} D_1 = \overline{Q_1} \\ D_2 = A \oplus Q_1 \oplus Q_2 \end{cases} \quad (5.2.4)$$




图 5.2.4 例 5.2.3 的时序逻辑电路

将式(5.2.4)代入 D 触发器的特性方程, 得到电路的状态方程

$$\begin{cases} Q_1^{n+1} = D_1 = \overline{Q_1} \\ Q_2^{n+1} = D_2 = A \oplus Q_1 \oplus Q_2 \end{cases} \quad (5.2.5)$$

从图 5.2.4 的电路图写出输出方程为

$$\begin{aligned} Y &= \overline{A} Q_1 Q_2 + A \overline{Q_1} \overline{Q_2} \\ &= \overline{A} Q_1 Q_2 + A \overline{Q_1} \overline{Q_2} \end{aligned} \quad (5.2.6)$$

表 5.2.3 图 5.2.4 电路的状态转换表

$Q_2^{n+1} \quad Q_1^{n+1} / Y$	$Q_2^n \quad Q_1^n$			
	00	01	11	10
A				
0	01/0	10/0	00/1	11/0
1	11/1	00/0	10/0	01/0




图 5.2.5 图 5.2.4 电路的状态转换图

为便于画出电路的状态转换图, 可先列出电路的状态转换表, 如表 5.2.3 所示。它以真值表的形式表示了电路的次态和输出 ($Q_2^{n+1} Q_1^{n+1} / Y$) 与现态和输入变量 ($Q_2^n Q_1^n$ 和 A) 之间的函数关系。表中的数值用式(5.2.5)和式(5.2.6)计算得到。

根据表 5.2.3 画出的电路状态转换图如图 5.2.5 所示。

由图 5.2.5 的状态转换图可以看出, 图 5.2.4 电路可以作为可控计数器使

用。当 $A = 0$ 时是一个加法计数器,在时钟信号连续作用下, $Q_2 Q_1$ 的数值从 00 到 11 递增。如果从 $Q_2 Q_1 = 00$ 状态开始加入时钟信号,则 $Q_2 Q_1$ 的数值可以表示输入的时钟脉冲数目。当 $A = 1$ 时是一个减法计数器,在连续加入时钟脉冲时, $Q_2 Q_1$ 的数值是从 11 到 00 递减的。

* 5.2.3 异步时序逻辑电路的分析方法

异步时序电路的分析方法和同步时序电路的分析方法有所不同。在异步时序电路中,每次电路状态发生转换时并不是所有触发器都有时钟信号。只有那些有时钟信号的触发器才需要用特性方程去计算次态,而没有时钟信号的触发器将保持原来的状态不变。

因此,在分析异步时序电路时还需要找出每次电路状态转换时哪些触发器有时钟信号,哪些触发器没有时钟信号。可见,分析异步时序电路要比分析同步时序电路复杂。

下面通过一个例子具体说明一下分析的方法和步骤。

【例 5.2.4】 已知异步时序电路的逻辑图如图 5.2.6 所示,试分析它的逻辑功能,画出电路的状态转换图和时序图。触发器和门电路均为 TTL 电路。




图 5.2.6 例 5.2.4 的异步时序逻辑电路

解: 首先根据逻辑图可写出驱动方程为

$$\begin{cases} J_0 = K_0 = 1 \\ J_1 = \overline{Q_3}, & K_1 = 1 \\ J_2 = K_2 = 1 \\ J_3 = Q_1 Q_2, & K_3 = 1 \end{cases} \quad (5.2.7)$$

将式(5.2.7)代入 JK 触发器的特性方程 $Q^{n+1} = J \overline{Q}^n + \overline{K} Q^n$ 后得到电路的状态方程

$$\begin{cases} Q_0^{n+1} = \overline{Q_0}^n \cdot cp_0 \\ Q_1^{n+1} = \overline{Q_3}^n \cdot \overline{Q_1}^n \cdot cp_1 \\ Q_2^{n+1} = \overline{Q_2}^n \cdot cp_2 \\ Q_3^{n+1} = Q_1^n Q_2^n \overline{Q_3}^n \cdot cp_3 \end{cases} \quad (5.2.8)$$

式中以小写的 cp 表示时钟信号,它不是一个逻辑变量。对下降沿动作的触发器而言, $cp=1$ 仅表示时钟输入端有下降沿到达;对上升沿动作的触发器而言, $cp=1$ 表示时钟输入端有上升沿到达。 $cp=0$ 表示没有时钟信号到达,触发器保持原来的状态不变。

根据电路图写出输出方程为

$$C = Q_0 Q_3 \quad (5.2.9)$$

为了画电路的状态转换图,需列出电路的状态转换表。在计算触发器的次态时,首先应找出每次电路状态转换时各个触发器是否有 cp 信号。为此,可以从给定的 cp_0 连续作用下列出 Q_0 的对应值(如表 5.2.4 中所示)。根据 Q_0 每次从 1 变 0 的时刻产生 cp_1 和 cp_3 ,即可得到表 5.2.4 中 cp_1 和 cp_3 的对应值。而 Q_1 每次从 1 变 0 的时刻将产生 cp_2 。以 $Q_3 Q_2 Q_1 Q_0 = 0000$ 为初态代入式 (5.2.8) 和式 (5.2.9) 依次计算下去,就得到了表 5.2.4 所示的状态转换表。

表 5.2.4 图 5.2.6 电路的状态转换表

cp_0 的顺序	触发器状态				时钟信号				输出 C
	Q_3	Q_2	Q_1	Q_0	cp_3	cp_2	cp_1	cp_0	
0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	1	0
2	0	0	1	0	1	0	1	1	0
3	0	0	1	1	0	0	0	1	0
4	0	1	0	0	1	1	1	1	0
5	0	1	0	1	0	0	0	1	0
6	0	1	1	0	1	0	1	1	0
7	0	1	1	1	0	0	0	1	0
8	1	0	0	0	1	1	1	1	0
9	1	0	0	1	0	0	0	1	1
10	0	0	0	0	1	0	1	1	0

由于图 5.2.6 电路中有 4 个触发器,它们的状态组合有 16 种,而表 5.2.4 中只包含了 10 种,因此需要分别求出其余 6 种状态下的输出和次态。将这些计算结果补充到表 5.2.4 中,才是完整的状态转换表。完整的电路状态转换图如图 5.2.7 所示。状态转换图表明,当电路处于表 5.2.4 中所列 10 种状态以外的任何一种状态时,都会在时钟信号作用下最终进入表 5.2.4 中的状态循环中去。具有这种特点的时序电路叫做能够自行启动的时序电路。

从图 5.2.7 的状态转换图还可以看出,图 5.2.6 电路是一个异步十进制加

法计数器电路。




图 5.2.7 图 5.2.6 电路的状态转换图

5.3 若干常用的时序逻辑电路

5.3.1 寄存器和移位寄存器

一、寄存器

寄存器用于寄存一组二值代码,它被广泛地用于各类数字系统和数字计算机中。

因为一个触发器能储存 1 位二值代码,所以用 N 个触发器组成的寄存器能储存一组 N 位的二值代码。

对寄存器中的触发器只要求它们具有置 1、置 0 的功能即可,因而无论是用同步 RS 结构触发器,还是用主从结构或边沿触发结构的触发器,都可以组成寄存器。

图 5.3.1 是一个用同步 RS 触发器组成的 4 位寄存器的实例——74LS75 的逻辑图。由同步 RS 触发器的动作特点可知,在 CP 的高电平期间 Q 端的状态跟随 D 端状态而变,在 CP 变成低电平以后, Q 端将保持 CP 变为低电平时 D 端的状态。

74LS175 则是用维持阻塞触发器组成的 4 位寄存器,它的逻辑图如图 5.3.2 所示。根据维持阻塞结构触发器的动作特点可知,触发器输出端的状态仅仅取决于 CP 上升沿到达时刻 D 端的状态。可见,虽然 74LS75 和 74LS175 都是 4 位寄存器,但由于采用了不同结构类型的触发器,所以动作特点是不同的。

为了增加使用的灵活性,在有些寄存器电路中还附加了一些控制电路,使寄存器又增添了异步置 0、输出三态控制和“保持”等功能。这里所说的“保持”,是指 CP 信号到达时触发器不随 D 端的输入信号而改变状态,保持原来的状态不

变。例如 CMOS 电路 CC4076 就属于这样一种寄存器,它的逻辑图如图 5.3.3 所示。




图 5.3.1 74LS75 的逻辑图




图 5.3.2 74LS175 的逻辑图




图 5.3.3 CC4076 的逻辑图

CC4076 是三态输出的 4 位寄存器,能寄存 4 位二值代码。

当 $LD_A + LD_B = 1$ 时,电路处于装入数据的工作状态,输入数据 D_0 、 D_1 、 D_2 、 D_3 经与或门 G_5 、 G_6 、 G_7 、 G_8 分别加到 FF_0 、 FF_1 、 FF_2 、 FF_3 4 个触发器的输入端。在 CP 信号的下降沿到达后,将输入数据存入对应的触发器中。

当 $LD_A + LD_B = 0$ 时,电路处于保持状态。这时每个触发器的 Q 端经与或门接回到自己的输入端,故 CP 下降沿到达后触发器接收的是原来 Q 端的状态,即保持原来的状态不变。

当 $\overline{EN}_A = \overline{EN}_B = 0$ 时,门 G_1 输出高电平,使输出端的三态缓冲器 $G_{10} \sim G_{13}$ 处于工作状态, $\overline{Q}_0 \sim \overline{Q}_3$ 经反相以后出现在输出端 $Q_0 \sim Q_3$ 。如果 \overline{EN}_A 和 \overline{EN}_B 任何一个为高电平,则 G_1 输出为低电平,使 $G_{10} \sim G_{13}$ 处于高阻态,将触发器与输出端的联系切断。

此外,在 CC4076 上还设置有异步复位端 \overline{R}_D ,用于将寄存器中的数据直接清除,而不受时钟信号的控制。

在上面介绍的三个寄存器电路中,接收数据时所有各位代码是同时输入的,而且触发器中的数据是并行地出现在输出端的,因此将这种输入、输出方式叫并行输入、并行输出方式。

二、移位寄存器

移位寄存器除了具有存储代码的功能以外,还具有移位功能。所谓移位功能,是指寄存器里存储的代码能在移位脉冲的作用下依次左移或右移。因此,移位寄存器不但可以用来寄存代码,还可以用来实现数据的串行-并行转换、数值的运算以及数据处理等。

图 5.3.4 所示电路是由边沿触发结构的 D 触发器组成的 4 位移位寄存器。其中第一个触发器 FF_0 的输入端接收输入信号,其余的每个触发器输入端均与前边一个触发器的 Q 端相连。




图 5.3.4 用 D 触发器构成的移位寄存器

因为从 CP 上升沿到达开始到输出端新状态的建立需要经过一段传输延迟时间,所以当 CP 的上升沿同时作用于所有的触发器时,它们输入端(D 端)的状

态还没有改变。于是 FF_1 按 Q_0 原来的状态翻转, FF_2 按 Q_1 原来的状态翻转, FF_3 按 Q_2 原来的状态翻转。同时, 加到寄存器输入端 D_1 的代码存入 FF_0 。总的效果相当于移位寄存器里原有的代码依次右移了一位。

例如, 在 4 个时钟周期内输入代码依次为 1011, 而移位寄存器的初始状态为 $Q_0 Q_1 Q_2 Q_3 = 0000$, 那么在移位脉冲(也就是触发器的时钟脉冲)的作用下, 移位寄存器里代码的移动情况将如表 5.3.1 所示。图 5.3.5 给出了各触发器输出端在移位过程中的电压波形图。

表 5.3.1 移位寄存器中代码的移动状况

CP 的顺序	输入 D_1	Q_0	Q_1	Q_2	Q_3
0	0	0	0	0	0
1	1	1	0	0	0
2	0	0	1	0	0
3	1	1	0	1	0
4	1	1	1	0	1

可以看到, 经过 4 个 CP 信号以后, 串行输入的 4 位代码全部移入了移位寄存器中, 同时在 4 个触发器的输出端得到了并行输出的代码。因此, 利用移位寄存器可以实现代码的串行-并行转换。

如果首先将 4 位数据并行地置入移位寄存器的 4 个触发器中, 然后连续加入 4 个移位脉冲, 则移位寄存器里的 4 位代码将从串行输出端 D_0 依次送出, 从而实现了数据的并行-串行转换。

图 5.3.6 是用主从结构 JK 触发器组成的 4 位移位寄存器, 它和图 5.3.4 电路具有同样的逻辑功能。

为便于扩展逻辑功能和增加使用的灵活性, 在定型生产的移位寄存器集成电路上有的又附加了左、右移控制、数据并行输入、保持、异步置零(复位)等功能。

图 5.3.7 给出的 74LS194A 4 位双向移位寄存器就是一个典型的例子。

74LS194A 由 4 个触发器 FF_0 、 FF_1 、 FF_2 、 FF_3 和各自的输入控制电路组成。图中的 D_{IR} 为数据右移串行输入端, D_{IL} 为数据左移串行输入端, $D_0 \sim D_3$ 为数据并行输入端, $Q_0 \sim Q_3$ 为数据并行输出端。移位寄存器的工作状态由控制端




图 5.3.5 图 5.3.4 电路的电压波形




图 5.3.6 用 JK 触发器构成的移位寄存器




图 5.3.7 4 位双向移位寄存器 74LS194A 的逻辑图

S_1 和 S_0 的状态指定。

现以第二位触发器 FF_1 为例,分析一下 S_1 、 S_0 为不同取值时移位寄存器的工作状态。由图可见, FF_1 的输入控制电路是由门 G_{11} 和门 G_{21} 组成的一个具有互补输出的 4 选 1 数据选择器。它的互补输出作为 FF_1 的输入信号。

当 $S_1 = S_0 = 0$ 时, G_{11} 最右边的输入信号 Q_1^n 被选中,使触发器 FF_1 的输入为 $S = Q_1^n$ 、 $R = \overline{Q_1^n}$,故 CP 上升沿到达时 FF_1 被置成 $Q_1^{n+1} = Q_1^n$ 。因此,移位寄存器工作在保持状态。

当 $S_1 = S_0 = 1$ 时, G_{11} 左边第二个输入信号 D_1 被选中,使触发器 FF_1 的输入为 $S = D_1$ 、 $R = \overline{D_1}$,故 CP 上升沿到达时 FF_1 被置成 $Q_1^{n+1} = D_1$,移位寄存器处于数据并行输入状态。

当 $S_1 = 0$ 、 $S_0 = 1$ 时, G_{11} 最左边的输入信号 Q_0^n 被选中,使触发器 FF_1 的输

人为 $S = Q_0^n$ 、 $R = \overline{Q_0^n}$ ，故 CP 上升沿到达时 FF_1 被置成 $Q_1^{n+1} = Q_0^n$ ，移位寄存器工作在右移状态。

当 $S_1 = 1$ 、 $S_0 = 0$ 时， G_{11} 右边第二个输入信号 Q_2^n 被选中，使触发器 FF_1 的输入为 $S = Q_2^n$ 、 $R = \overline{Q_2^n}$ ，故 CP 上升沿到达时触发器被置成 $Q_1^{n+1} = Q_2^n$ ，这时移位寄存器工作在左移状态。

此外， $\overline{R_D} = 0$ 时 $FF_0 \sim FF_3$ 将同时被置成 $Q = 0$ ，所以正常工作时应使 $\overline{R_D}$ 处于高电平。

其他三个触发器的工作原理与 FF_1 基本相同，不再赘述。根据上面的分析可以列出 74LS194A 的功能表，如表 5.3.2 所示。

用 74LS194A 接成多位双向移位寄存器的接法十分简单。图 5.3.8 是用两片 74LS194A 接成 8 位双向移位寄存器的连接图。这时只需将其中一片的 Q_3 接至另一片的 D_{1R} 端，而将另一片的 Q_0 接到这一片的 D_{1L} ，同时把两片的 S_1 、 S_0 、 CP 和 $\overline{R_D}$ 分别并联就行了。

表 5.3.2 双向移位寄存器

74LS194A 的功能表

$\overline{R_D}$	S_1	S_0	工作状态
0	×	×	置零
1	0	0	保持
1	0	1	右移
1	1	0	左移
1	1	1	并行输入




图 5.3.8 用两片 74LS194A 接成 8 位双向移位寄存器

【例 5.3.1】 试分析图 5.3.9 电路的逻辑功能，并指出在图 5.3.10 所示的时钟信号及 S_1 、 S_0 状态作用下， t_4 时刻以后输出 Y 与两组并行输入的二进制数 M 、 N 在数值上的关系。假定 M 、 N 的状态始终未变。

解： 该电路由两片 4 位加法器 74283 和 4 片移位寄存器 74LS194A 组成。两片 74283 接成了一个 8 位并行加法器，4 片 74LS194A 分别接成了两个 8 位的单向移位寄存器。由于两个 8 位移位寄存器的输出分别加到了 8 位并行加法器的两组输入端，所以图 5.3.9 电路是将两个 8 位移位寄存器里的内容相加的运算电路。

由图 5.3.9 可知，当 $t = t_1$ 时 CP_1 和 CP_2 的第一个上升沿同时到达，因为这时




图 5.3.9 例 5.3.1 的电路

$S_1 = S_0 = 1$, 所以移位寄存器处在数据并行输入工作状态, M 、 N 的数值便被分别存入两个移位寄存器中。

$t_1 = t_2$ 以后, M 、 N 同时右移一位。若 m_0 、 n_0 是 M 、 N 的最低位, 则右移一位相当于两数各乘以 2。

至 $t = t_4$ 时 M 又右移了两位, 所以这时上面一个移位寄存器里的数为 $M \times 8$, 下面一个移位寄存器里的数为 $N \times 2$ 。两数经加法器相加后得到

$$Y = M \times 8 + N \times 2$$




图 5.3.10 例 5.3.1 电路的波形图

5.3.2 计数器

在数字系统中使用得最多的时序电路要算是计数器了。计数器不仅能用于

对时钟脉冲计数,还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。

计数器的种类非常繁多。如果按计数器中的触发器是否同时翻转分类,可以把计数器分为同步式和异步式两种。在同步计数器中,当时钟脉冲输入时触发器的翻转是同时发生的。而在异步计数器中,触发器的翻转有先有后,不是同时发生的。

如果按计数过程中计数器中的数字增减分类,又可以把计数器分为加法计数器、减法计数器和可逆计数器(或称为加/减计数器)。随着计数脉冲的不断输入而作递增计数的叫加法计数器,作递减计数的叫减法计数器,可增可减的叫可逆计数器。

如果按计数器中数字的编码方式分类,还可以分成二进制计数器、二-十进制计数器、循环码计数器等。

此外,有时也用计数器的计数容量来区分各种不同的计数器,如十进制计数器、六十进制计数器等。

一、同步计数器

1. 同步二进制计数器

目前生产的同步计数器芯片基本上分为二进制和十进制两种。首先讨论同步二进制计数器。

根据二进制加法运算规则可知,在一个多位二进制数的末位上加1时,若其中第 i 位(即任何一位)以下各位皆为1时,则第 i 位应改变状态(由0变成1,由1变成0)。而最低位的状态在每次加1时都要改变。例如

$$\begin{array}{r}
 1 \ 0 \ 1 \ 1 \ 0 \ 1 \ 1 \\
 + \qquad \qquad \qquad 1 \\
 \hline
 1 \ 0 \ 1 \ 1 \ 1 \ 0 \ 0
 \end{array}$$

按照上述原则,最低的3位数都改变了状态,而高4位状态未变。

同步计数器既可用 T 触发器构成,也可以用 T' 触发器构成。如果用 T 触发器构成,则每次 CP 信号(也就是计数脉冲)到达时应使该翻转的那些触发器输入控制端 $T_i=1$,不该翻转的 $T_i=0$ 。如果用 T' 触发器构成,则每次计数脉冲到达时只能加到该翻转的那些触发器的 CP 输入端上,而不能加给那些不该翻转的触发器。

由此可知,当计数器用 T 触发器构成时,第 i 位触发器输入端的逻辑式应为

$$(5.3.1)$$




图 5.3.11 所示电路就是按式(5.3.1)接成的 4 位二进制同步加法计数器。

$$\begin{cases} T_0 = \mathbf{1} \\ T_1 = Q_0 \\ T_2 = Q_0 Q_1 \\ T_3 = Q_0 Q_1 Q_2 \end{cases} \quad (5.3.2)$$
$$\begin{cases} Q_0^{n+1} = \overline{Q_0} \\ Q_1^{n+1} = Q_0 \overline{Q_1} + \overline{Q_0} Q_1 \\ Q_2^{n+1} = Q_0 Q_1 \overline{Q_2} + \overline{Q_0} \overline{Q_1} Q_2 \\ Q_3^{n+1} = Q_0 Q_1 Q_2 \overline{Q_3} + \overline{Q_0} \overline{Q_1} \overline{Q_2} Q_3 \end{cases} \quad (5.3.3)$$

电路的输出方程为

$$C = Q_0 Q_1 Q_2 Q_3 \quad (5.3.4)$$

根据(式 5.3.3)和式(5.3.4)求出电路的状态转换表如表 5.3.3 所示。利用第十六个计数脉冲到达时 C 端电位的下降沿可作为向高位计数器电路进位的输出信号。

表 5.3.3 图 5.3.11 电路的状态转换表

计数顺序	电路状态				等效十进制数	进位输出 C
	Q_3	Q_2	Q_1	Q_0		
0	0	0	0	0	0	0
1	0	0	0	1	1	0
2	0	0	1	0	2	0
3	0	0	1	1	3	0
4	0	1	0	0	4	0
5	0	1	0	1	5	0
6	0	1	1	0	6	0
7	0	1	1	1	7	0
8	1	0	0	0	8	0
9	1	0	0	1	9	0
10	1	0	1	0	10	0
11	1	0	1	1	11	0
12	1	1	0	0	12	0
13	1	1	0	1	13	0
14	1	1	1	0	14	0
15	1	1	1	1	15	1
16	0	0	0	0	0	0

图 5.3.12 和图 5.3.13 是图 5.3.11 电路的状态转换图和时序图。由时序图上可以看出,若计数输入脉冲的频率为 f_0 ,则 Q_0 、 Q_1 、 Q_2 和 Q_3 端输出脉冲的频率将依次为 $\frac{1}{2}f_0$ 、 $\frac{1}{4}f_0$ 、 $\frac{1}{8}f_0$ 和 $\frac{1}{16}f_0$ 。针对计数器的这种分频功能,也把它




图 5.3.12 图 5.3.11 电路的状态转换图

叫做分频器。




图 5.3.13 图 5.3.11 电路的时序图

此外,每输入 16 个计数脉冲计数器工作一个循环,并在输出端 Q_3 产生一个进位输出信号,所以又把这个电路叫十六进制计数器。计数器中能计到的最大数称为计数器的容量,它等于计数器所有各位全为 1 时的数值。 n 位二进制计数器的容量等于 $2^n - 1$ 。

在实际生产的计数器芯片中,往往还附加了一些控制电路,以增加电路的功能和使用的灵活性。图 5.3.14 为大规模集成的 4 位同步二进制计数器 74161 的逻辑图。这个电路除了具有二进制加法计数功能外,还具有预置数、保持和异步置零等附加功能。图中 \overline{LD} 为预置数控制端, $D_0 \sim D_3$ 为数据输入端, C 为进位输出端, $\overline{R_D}$ 为异步置零(复位)端, EP 和 ET 为工作状态控制端。

表 5.3.4 是 74161 的功能表,它给出了当 EP 和 ET 为不同取值时电路的工作状态。

由图 5.3.14 可见,当 $\overline{R_D} = 0$ 时所有触发器将同时被置零,而且置零操作不受其他输入端状态的影响。

当 $\overline{R_D} = 1$ 、 $\overline{LD} = 0$ 时,电路工作在预置数状态。这时门 $G_{16} \sim G_{19}$ 的输出始终是 1,所以 $FF_0 \sim FF_3$ 输入端 J 、 K 的状态由 $D_0 \sim D_3$ 的状态决定。例如,若 $D_0 = 1$,则 $J_0 = 1$ 、 $K_0 = 0$, CP 上升沿到达后 FF_0 被置 1。

当 $\overline{R_D} = \overline{LD} = 1$ 而 $EP = 0$ 、 $ET = 1$ 时,由于这时门 $G_{16} \sim G_{19}$ 的输出均为 0,亦即 $FF_0 \sim FF_3$ 均处在 $J = K = 0$ 的状态,所以 CP 信号到达时它们保持原来的状






图 5.3.14 4 位同步二进制计数器 74161 的逻辑图

态不变。同时 C 的状态也得到保持。如果 $ET = 0$, 则 EP 不论为何状态, 计数器的状态也将保持不变, 但这时进位输出 C 等于 0。

表 5.3.4 4 位同步二进制计数器 74161 的功能表

CP	\overline{RD}	\overline{LD}	EP	ET	工作状态
\times	0	\times	\times	\times	置零
	1	0	\times	\times	预置数
\times	1	1	0	1	保持
\times	1	1	\times	0	保持(但 $C=0$)
	1	1	1	1	计数

当 $\overline{RD} = \overline{LD} = EP = ET = 1$ 时, 电路工作在计数状态, 与图 5.3.11 电路的工作状态相同。从电路的 0000 状态开始连续输入 16 个计数脉冲时, 电路将从 1111 状态返回 0000 状态, C 端从高电平跳变至低电平。可以利用 C 端输出的高电平或下降沿作为进位输出信号。

74LS161 在内部电路结构形式上与 74161 有些区别, 但外部引线的配置、引

脚排列以及功能表都和 74161 相同。

此外,有些同步计数器(例如 74LS162、74LS163)是采用同步置零方式的,应注意与 74161 这种异步置零方式的区别。在同步置零的计数器电路中, $\overline{R_D}$ 出现低电平后要等 CP 信号到达时才能将触发器置零。而在异步置零的计数器电路中,只要 $\overline{R_D}$ 出现低电平,触发器立即被置零,不受 CP 的控制。

图 5.3.15 给出了一个用 T' 触发器组成的同步十六进制加法计数器的实例




图 5.3.15 用 T' 触发器构成的同步十六进制加法计数器 CC4520

——CC4520。它是 CMOS 集成电路,将 D 触发器接成 T' 触发器(令 $D = \overline{Q}$)使用。对于除 FF₀ 以外的每位触发器,只有在低位触发器全部为 1(即 $\overline{Q} = 0$)时,计数脉冲才能通过门 $G_1 \sim G_3$ 送到这些触发器的时钟输入端而使之翻转。每个触发器的时钟信号可表示为

$$CP_i = CP \prod_{j=0}^{i-1} Q_j \quad (i=1, 2, \dots, n-1) \quad (5.3.5)$$

这里 CP_i 表示一个完整的时钟脉冲,既不表示高电平也不表示低电平。式中的 CP 表示计数器的计数输入脉冲。

根据二进制减法计数规则,在 n 位二进制减法计数器中,只有当第 i 位以下各位触发器同时为 0 时,再减 1 才能使第 i 位触发器翻转。因此,在用 T 触发器组成同步二进制减法计数器时,第 i 位触发器输入端 T_i 的逻辑式应为

$$T_i = \overline{Q_{i-1}} \cdot \overline{Q_{i-2}} \cdots \overline{Q_1} \cdot \overline{Q_0}$$




图 5.3.16 用 T 触发器接成的同步二进制减法计数器

$$= \prod_{j=0}^{i-1} \overline{Q_j} \quad (i=1, 2, \dots, n-1) \quad (5.3.6)$$

同理,在用 T' 触发器组成同步二进制减法计数器时,各触发器的时钟信号可写成

$$CP_i = CP_j \prod_{j=0}^{i-1} \overline{Q_j} \quad (i=1, 2, \dots, n-1) \quad (5.3.7)$$

图 5.3.16 所示电路是根据式(5.3.6)接成的同步二进制减法计数器电路,其中的 T 触发器是将 JK 触发器的 J 和 K 接在一起作为 T 输入端而得到的(即 $J=K=T$)。

CMOS 集成电路 CC14526 就是按图 5.3.16 的基本原理设计成的 4 位二进制同步减法计数器。它除了具有减法计数功能外,还具有预置数和异步置零等附加功能。

在有些应用场合要求计数器既能进行递增计数又能进行递减计数,这就需要作成加/减计数器(或称之为可逆计数器)。

将图 5.3.1 加法计数器和图 5.3.16 减法计数器的控制电路合并,再通过一根加/减控制线选择加法计数还是减法计数,就构成了加/减计数器。图 5.3.17 给出的 4 位同步二进制加/减计数器就是基于这种原理设计成的。由图可知,当电路处在计数状态时(这时应使 $\overline{S}=0, \overline{LD}=1$),各个触发器输入端的逻辑式为

$$\begin{cases} T_0 = 1 \\ T_1 = \overline{U/D} Q_0 + \overline{U/D} \overline{Q_0} \\ T_2 = \overline{U/D} (Q_0 Q_1) + \overline{U/D} (\overline{Q_0} \overline{Q_1}) \\ T_3 = \overline{U/D} (Q_0 Q_1 Q_2) + \overline{U/D} (\overline{Q_0} \overline{Q_1} \overline{Q_2}) \end{cases} \quad (5.3.8)$$

或写成

$$\begin{cases} T_i = \overline{U/D} \prod_{j=0}^{i-1} Q_j + \overline{U/D} \prod_{j=0}^{i-1} \overline{Q_j} & (i=1, 2, \dots, n-1) \\ T_0 = 1 \end{cases} \quad (5.3.9)$$

不难看出,当 $\overline{U/D}=0$ ($\overline{U/D}=1$) 时上式与式(5.3.1)相同,计数器作加法计数;当 $\overline{U/D}=1$ 时上式与式(5.3.6)相同,计数器作减法计数。

除了能作加/减计数外,74LS191 还有一些附加功能。图中的 \overline{LD} 为预置数控制端。当 $\overline{LD}=0$ 时电路处于预置数状态, $D_0 \sim D_3$ 的数据立刻被置入 $FF_0 \sim FF_3$ 中,而不受时钟输入信号 CP_1 的控制。因此,它的预置数是异步式的,与 74161 的同步式预置数不同。

\overline{S} 是使能控制端,当 $\overline{S}=1$ 时 $T_0 \sim T_3$ 全部为 0,故 $F_0 \sim F_3$ 保持不变。 C/B 是进位/借位信号输出端(也称最大/最小输出端)。当计数器作加法计数($\overline{U/D}=0$),且 $Q_3 Q_2 Q_1 Q_0 = 1111$ 时, $C/B=1$,有进位输出;当计数器作减法计数($\overline{U/D}=1$),




图 5.3.17 单时钟同步十六进制加/减计数器 74LS191

且 $Q_3 Q_2 Q_1 Q_0 = 0000$ 时, $C/B = 1$, 有借位输出。 CP_0 是串行时钟输出端。当 $C/B = 1$ 的情况下, 在下一个 CP_1 上升沿到达前 CP_0 端有一个负脉冲输出。

74LS191(74HC191)的功能表如表 5.3.5 所示。图 5.3.18 是它的时序图。由时序图上可以比较清楚地看到 CP_0 和 CP_1 的时间关系。

表 5.3.5 同步十六进制加/减计数器 74LS191 的功能表

CP_1	\bar{S}	\bar{LD}	\bar{U}/D	工作状态
×	1	1	×	保持
×	×	0	×	预置数
	0	1	0	加法计数
	0	1	1	减法计数




图 5.3.18 同步十六进制加/减计数器 74LS191 的时序图

由于图 5.3.17 电路只有一个时钟信号(也就是计数输入脉冲)输入端,电路的加、减由 $\overline{U/D}$ 的电平决定,所以称这种电路结构为单时钟结构。

倘若加法计数脉冲和减法计数脉冲来自两个不同的脉冲源,则需要使用双时钟结构的加/减计数器计数。图 5.3.19 是双时钟加/减计数器 74LS193 的电路结构图。

图中的 4 个触发器 $FF_0 \sim FF_3$ 均工作在 $T=1$ 状态(即 T' 触发器),只要有时钟信号加到触发器上,它就翻转。当 CP_U 端有计数脉冲输入时,计数器做加法计数;当 CP_D 端有计数脉冲输入时,计数器做减法计数。加到 CP_U 和 CP_D 上的计数脉冲在时间上应该错开。

74LS193 也具有异步置零和预置数功能。当 $R_0=1$ 时,将使所有触发器置成 $Q=0$ 的状态,而不受计数脉冲控制。当 $\overline{LD}=0$ (同时令 $R_0=0$)时,将立即把 $D_0 \sim D_3$ 的状态置入 $FF_0 \sim FF_3$ 中,与计数脉冲无关。




图 5.3.19 双时钟同步十六进制加/减计数器 74LS193

2. 同步十进制计数器

图 5.3.20 所示电路是用 T 触发器组成的同步十进制加法计数器电路,它是在图 5.3.11 同步二进制加法计数器电路的基础上略加修改而成的。

由图 5.3.20 可知,如果从 **0000** 开始计数,则直到输入第九个计数脉冲为止,它的工作过程与图 5.3.11 的二进制计数器相同。计入第九个计数脉冲后电路进入 **1001** 状态,这时 $\overline{Q_3}$ 的低电平使门 G_1 的输出为 **0**,而 Q_0 和 Q_3 的高电平使门 G_3 的输出为 **1**,所以 4 个触发器的输入控制端分别为 $T_0 = 1$ 、 $T_1 = 0$ 、 $T_2 = 0$ 、 $T_3 = 1$ 。因此,当第十个计数脉冲输入后, FF_1 和 FF_2 维持 **0** 状态不变, FF_0 和 FF_3 从 **1** 翻转为 **0**,故电路返回 **0000** 状态。

从逻辑图上可写出电路的驱动方程为

$$\begin{cases} T_0 = 1 \\ T_1 = Q_0 \overline{Q_3} \\ T_2 = Q_0 Q_1 \\ T_3 = Q_2 Q_1 Q_2 + Q_0 Q_3 \end{cases} \quad (5.3.10)$$

将上式代入 T 触发器的特性方程即得到电路的状态方程

$$\begin{cases} Q_0^{n+1} = \overline{Q_0} \\ Q_1^{n+1} = Q_0 \overline{Q_3} \overline{Q_1} + \overline{Q_0} \overline{Q_3} Q_1 \\ Q_2^{n+1} = Q_0 Q_1 \overline{Q_2} + \overline{Q_0} \overline{Q_1} Q_2 \\ Q_3^{n+1} = (Q_0 Q_1 Q_2 + Q_0 Q_3) \overline{Q_3} \\ \quad + (\overline{Q_0} \overline{Q_1} \overline{Q_2} + \overline{Q_0} \overline{Q_3}) Q_3 \end{cases} \quad (5.3.11)$$

根据式 (5.3.11) 还可以进一步列出表 5.3.6 的电路状态转换表, 并画出如图 5.3.21 所示的电路状态转换图。由状态转换图上可见, 这个电路是能够自启动的。




图 5.3.20 同步十进制加法计数器电路




图 5.3.21 图 5.3.20 电路的状态转换图

图 5.3.22 是中规模集成的同步十进制加法计数器 74160 的逻辑图。它在图 5.3.20 电路的基础上又增加了预置数、异步置零和保持的功能。图中 \overline{LD} 、 $\overline{R_D}$ 、 $D_0 \sim D_3$ 、 EP 和 ET 等各输入端的功能和用法与图 5.3.14 电路中对应的输入端相同, 不再赘述。74160 的功能表也与 74161 的功能表(表 5.3.4)相同。所不同的仅在于 74160 是十进制而 74161 是十六进制。

表 5.3.6 图 5.3.20 电路的状态转换表

计 数 顺 序	电 路 状 态				等 效 十 进 制 数	输 出 C
	Q_3	Q_2	Q_1	Q_0		
0	0	0	0	0	0	0
1	0	0	0	1	1	0
2	0	0	1	0	2	0
3	0	0	1	1	3	0
4	0	1	0	0	4	0
5	0	1	0	1	5	0
6	0	1	1	0	6	0
7	0	1	1	1	7	0
8	1	0	0	0	8	0
9	1	0	0	1	9	1
10	0	0	0	0	0	0
0	1	0	1	0	10	0
1	1	0	1	1	11	1
2	0	1	1	0	6	0
0	1	1	0	0	12	0
1	1	1	0	1	13	1
2	0	1	0	0	4	0
0	1	1	1	0	14	0
1	1	1	1	1	15	1
2	0	0	1	0	2	0

图 5.3.23 是同步十进制减法计数器的逻辑图。它也是从同步二进制减法计数器电路的基础上演变来的。为了实现从 $Q_3 Q_2 Q_1 Q_0 = 0000$ 状态减 1 后跳变成 1001 状态, 在电路处于全 0 状态时用与非门 G_2 输出的低电平将与门 G_1 和 G_3 封锁, 使 $T_1 = T_2 = 0$ 。于是当计数脉冲到达后 FF_0 和 FF_3 翻成 1, 而 FF_1 和 FF_2 维持 0 不变。以后继续输入减法计数脉冲时, 电路的工作情况就与图 5.3.16 的同步二进制减法计数器一样了。

由图可直接写出电路的驱动方程

$$\begin{cases} T_0 = 1 \\ T_1 = \overline{Q_0}(\overline{Q_1}\overline{Q_2}\overline{Q_3}) \\ T_2 = \overline{Q_0}\overline{Q_1}(\overline{Q_1}\overline{Q_2}\overline{Q_3}) \\ T_3 = \overline{Q_0}\overline{Q_1}\overline{Q_2} \end{cases} \quad (5.3.12)$$




图 5.3.22 同步十进制加法计数器 74160 的逻辑图


将上式代入 T 触发器的特性方程得到电路的状态方程为

$$\begin{cases} Q_0^{n+1} = \overline{Q_0} \\ Q_1^{n+1} = \overline{Q_0}(\overline{Q_1} \overline{Q_2} \overline{Q_3}) \overline{Q_1} \\ \quad + \overline{Q_0}(\overline{Q_1} \overline{Q_2} \overline{Q_3}) Q_1 \\ Q_2^{n+1} = \overline{Q_0} \overline{Q_1}(\overline{Q_1} \overline{Q_2} \overline{Q_3}) \overline{Q_2} \\ \quad + \overline{Q_0} \overline{Q_1}(\overline{Q_1} \overline{Q_2} \overline{Q_3}) Q_2 \\ Q_3^{n+1} = \overline{Q_0} \overline{Q_1} \overline{Q_2} \overline{Q_3} + \overline{Q_0} \overline{Q_1} \overline{Q_2} Q_3 \end{cases}$$

经化简后得到

$$\begin{cases} Q_0^{n+1} = \overline{Q_0} \\ Q_1^{n+1} = \overline{Q_0}(\overline{Q_2} + \overline{Q_3}) \overline{Q_1} + Q_0 Q_1 \\ Q_2^{n+1} = (\overline{Q_0} \overline{Q_1} \overline{Q_3}) \overline{Q_2} + (Q_0 + Q_1) Q_2 \\ Q_3^{n+1} = (\overline{Q_0} \overline{Q_1} \overline{Q_2}) \overline{Q_3} + (Q_0 + Q_1 + Q_2) Q_3 \end{cases} \quad (5.3.13)$$

根据式(5.3.13)即可列出表 5.3.7 的状态转换表,并可画出图 5.3.24 的状态转

图 5.3.23 同步十进制
减法计数器电路

换图。

根据图 5.3.23 电路的原理制成的同步十进制减法计数器芯片有 CC14522 等。这类集成电路一般还附加有预置数、异步置零等功能。

表 5.3.7 图 5.3.23 电路的状态转换表

计数顺序	电 路 状 态				等效十进制数	借 位 B
	Q_3	Q_2	Q_1	Q_0		
0	0	0	0	0	0	1
1	1	0	0	1	9	0
2	1	0	0	0	8	0
3	0	1	1	1	7	0
4	0	1	1	0	6	0
5	0	1	0	1	5	0
6	0	1	0	0	4	0
7	0	0	1	1	3	0
8	0	0	1	0	2	0
9	0	0	0	1	1	0
10	0	0	0	0	0	1
0	1	1	1	1	15	0
1	1	1	1	0	14	0
2	1	1	0	1	13	0
3	1	1	0	0	12	0
4	1	0	1	1	11	0
5	1	0	1	0	10	0
6	1	0	0	1	9	0

将图 5.3.20 同步十进制加法计数器的控制电路和图 5.3.23 同步十进制减法计数器的控制电路合并,并由一个加/减控制信号进行控制,就得到了图 5.3.25 的同步十进制加/减计数器电路。

由图可知,当加/减控制信号 $\overline{U}/D=0$ 时做加法计数;当 $\overline{U}/D=1$ 时做减法计数。其他各输入端、输出端的功能及用法与同步十六进制加/减计数器 74LS191 完全类同。74LS190 的功能表也与 74LS191 的功能表(见表 5.3.5)相同。

同步十进制加/减计数器也有单时钟和双时钟两种结构形式,并各有定型的集成电路产品出售。属于单时钟类型的除 74LS190 以外还有 74LS168、CC4510 等,属于双时钟类型的有 74LS192、CC40192 等。




图 5.3.24 图 5.3.23 电路的状态转换图




图 5.3.25 单时钟同步十进制可逆计数器 74LS190 的逻辑图

二、异步计数器

1. 异步二进制计数器

异步计数器在做“加1”计数时是采取从低位到高位逐位进位的方式工作的。因此,其中的各个触发器不是同步翻转的。

首先讨论二进制加法计数器的构成方法。按照二进制加法计数规则,每一位如果已经是1,则再记入1时应变为0,同时向高位发出进位信号,使高位翻转。若使用下降沿动作的 T' 触发器组成计数器,则只要将低位触发器的 Q 端接至高位触发器的时钟输入端就行了。当低位由1变为0时, Q 端的下降沿正好可以作为高位的时钟信号。

图5.3.26是用下降沿触发的 T' 触发器组成的3位二进制加法计数器, T' 触发器是令 JK 触发器的 $J=K=1$ 而得到的。因为所有的触发器都是在时钟信号下降沿动作,所以进位信号应从低位的 Q 端引出。最低位触发器的时钟信号 CP_0 也就是要记录的计数输入脉冲。




图 5.3.26 下降沿动作的异步二进制加法计数器

根据 T' 触发器的翻转规律即可画出在一系列 CP_0 脉冲信号作用下 Q_0 、 Q_1 、 Q_2 的电压波形,如图5.3.27所示。由图可见,触发器输出端新状态的建立要比 CP 下降沿滞后一个传输延迟时间 t_{pd} 。




图 5.3.27 图 5.3.26 电路的时序图

从时序图出发还可以列出电路的状态转换表,画出状态转换图。这些都和同步二进制计数器相同,不再重复。

用上升沿触发的 T' 触发器同样可以组成异步二进制加法计数器,但每一级触发器的进位脉冲应改由 \overline{Q} 端输出。

如果将 T' 触发器之间按二进制减法计数规则连接,就得到二进制减法计数器。按照二进制减法计数规则,若低位触发器已经为 0,则再输入一个减法计数脉冲后应翻成 1,同时向高位发出借位信号,使高位翻转。图 5.3.28 就是按上述规则接成的 3 位二进制减法计数器。图中仍采用下降沿动作的 JK 触发器接成 T' 触发器使用。它的时序图如图 5.3.29 所示。




图 5.3.28 下降沿动作的异步二进制减法计数器




图 5.3.29 图 5.3.28 电路的时序图

将异步二进制减法计数器和异步二进制加法计数器作个比较即可发现,它们都是将低位触发器的一个输出端接到高位触发器的时钟输入端而组成的。在采用下降沿动作的 T' 触发器时,加法计数器以 Q 端为输出端,减法计数器以 \overline{Q} 端为输出端。而在采用上升沿动作的 T' 触发器时,情况正好相反,加法计数器以 \overline{Q} 端为输出端,减法计数器以 Q 端为输出端。

目前常见的异步二进制加法计数器产品有 4 位的(如 74LS293、74LS393、74HC393 等)、7 位的(如 CC4024 等)、12 位的(如 CC4040 等)和 14 位的(如 CC4060 等)几种类型。

2. 异步十进制计数器

异步十进制加法计数器是在 4 位异步二进制加法计数器的基础上加以修改而得到的。修改时要解决的问题是如何使 4 位二进制计数器在计数过程中跳过从 1010 到 1111 这 6 个状态。

图 5.3.30 所示电路是异步十进制加法计数器的典型电路。假定所用的触发器为 TTL 电路, J 、 K 端悬空时相当于接逻辑 1 电平。




图 5.3.30 异步十进制加法器的典型电路

如果计数器从 $Q_3 Q_2 Q_1 Q_0 = 0000$ 开始计数, 由图可知在输第八个计数脉冲以前 FF_0 、 FF_1 和 FF_2 的 J 和 K 始终为 1, 即工作在 T' 触发器状态, 因而工作过程和异步二进制加法计数器相同。在此期间虽然 Q_0 输出的脉冲也送给了 F_3 , 但由于每次 Q_0 的下降沿到达时 $J_3 = Q_1 Q_2 = 0$, 所以 F_3 一直保持 0 状态不变。

当第八个计数脉冲输入时, 由于 $J_3 = K_3 = 1$, 所以 Q_0 的下降沿到达以后 F_3 由 0 变为 1。同时, J_1 也随 $\overline{Q_3}$ 变为 0 状态。第九个计数脉冲输入以后, 电路状态变成 $Q_3 Q_2 Q_1 Q_0 = 1001$ 。第十个计数脉冲输入后, F_3 翻成 0, 同时 Q_0 的下降沿使 F_3 置 0, 于是电路从 1001 返回到 0000, 跳过了 1010~1111 这 6 个状态, 成为十进制计数器。

将上述过程用电压波形表示, 即得图 5.3.31 的时序图。根据时序图又可列出电路的状态转换表, 画出电路的状态转换图。

通过这个例子可以看到, 在分析一些比较简单的异步时序电路时, 可以采取从物理概念出发直接画波形图的方法分析它的功能, 而不一定要按前面介绍的异步时序电路的分析方法去写方程式。

在讨论异步时序电路的分析方法时曾以图 5.2.6 电路作为例子 (见例 5.2.4), 它与图 5.3.30 电路的差别仅在于多一个进位输出端 C 。因此, 图 5.2.6 电路的状态转换表和状态转换图就是异步十进制加法计数器的状态转换表和状态转换图。

74LS290 就是按照图 5.3.30 电路的原理制成的异步十进制加法计数器, 它的逻辑图示于图 5.3.32 中。为了增加使用的灵活性, FF_1 和 FF_3 的 CP 端没有




图 5.3.31 图 5.3.30 电路的时序图

与 Q_0 端连在一起, 而从 CP_1 端单独引出。若以 CP_0 为计数输入端、 Q_0 为输出端, 即得到二进制计数器(或二分频器); 若以 CP_1 为输入端、 Q_3 为输出端, 则得到五进制计数器(或五分频器); 若将 CP_1 与 Q_0 相连, 同时以 CP_0 为输入端、 Q_3 为输出端, 则得到十进制计数器(或十分频器)。因此, 又将这个电路称为二 - 五 - 十进制异步计数器。




图 5.3.32 二 - 五 - 十进制异步计数器 74LS290 的逻辑图

此外, 在图 5.3.32 电路中还设置了两个置 0 输入端 R_{01} 、 R_{02} 和两个置 9 输入端 S_{91} 、 S_{92} , 以便于工作时根据需要将计数器预先置成 0000 或 1001 状态。

和同步计数器相比, 异步计数器具有结构简单的优点。在用 T' 触发器构成二进制计数器时, 可以不附加任何其他电路。但异步计数器也存在两个明显的缺点。第一个缺点是工作频率比较低。因为异步计数器的各级触发器是以串行进位方式连接的, 所以在最不利的情况下要经过所有各级触发器传输延迟时间

之和以后,新状态才能稳定建立起来。第二个缺点是在电路状态译码时存在竞争-冒险现象。这两个缺点使异步计数器的应用受到了很大的限制。

三、任意进制计数器的构成方法

从降低成本考虑,集成电路的定型产品必须有足够大的批量。因此,目前常见的计数器芯片在计数进制上只作成应用较广的几种类型,如十进制、十六进制、7位二进制、12位二进制、14位二进制等。在需要其他任意一种进制的计数器时,只能用已有的计数器产品经过外电路的不同连接方式得到。

假定已有的是 N 进制计数器,而需要得到的是 M 进制计数器。这时有 $M < N$ 和 $M > N$ 两种可能的情况。下面分别讨论两种情况下构成任意一种进制计数器的方法。

1. $M < N$ 的情况

在 N 进制计数器的顺序计数过程中,若设法使之跳越 $N - M$ 个状态,就可以得到 M 进制计数器了。

实现跳越的方法有置零法(或称复位法)和置数法(或称置位法)两种。

置零法适用于有异步置零输入端的计数器。它的工作原理是这样的:设原有的计数器为 N 进制,当它从全0状态 S_0 开始计数并接收了 M 个计数脉冲以后,电路进入 S_M 状态。如果将 S_M 状态译码产生一个置零信号加到计数器的异步置零输入端,则计数器将立刻返回 S_0 状态,这样就可以跳过 $N - M$ 个状态而得到 M 进制计数器(或称为分频器)。图 5.3.33(a)为置零法原理示意图。




图 5.3.33 获得任意进制计数器的两种方法

(a)置零法 (b)置数法

由于电路一进入 S_M 状态后立即又被置成 S_0 状态,所以 S_M 状态仅在极短的瞬时出现,在稳定的状态循环中不包括 S_M 状态。

置位法与置零法不同,它是通过给计数器重复置入某个数值的方法跳越 $N -$

M 个状态,从而获得 M 进制计数器的,如图 5.3.33(b)所示。置数操作可以在电路的任何一个状态下进行。这种方法适用于有预置数功能的计数器电路。

对于同步式预置数的计数器(如 74160、74161), $\overline{LD}=0$ 的信号应从 S_i 状态译出,待下一个 CP 信号到来时,才将要置入的数据置入计数器中。稳定的状态循环中包含有 S_i 状态。而对于异步式预置数的计数器(如 74LS190、74LS191),只要 $\overline{LD}=0$ 信号一出现,立即会将数据置入计数器中,而不受 CP 信号的控制,因此 $\overline{LD}=0$ 信号应从 S_{i+1} 状态译出。 S_{i+1} 状态只在极短的瞬间出现,稳态的状态循环中不包含这个状态,如图 5.3.33(b)中虚线所示。

【例 5.3.2】 试利用同步十进制计数器 74160 接成同步六进制计数器。74160 的逻辑图见图 5.3.22,它的功能表与 74161 的功能表(见表 5.3.4)相同。

解: 因为 74160 兼有异步置零和预置数功能,所以置零法和置数法均可采用。

图 5.3.34 所示电路是采用异步置零法接成的六进制计数器。当计数器计成 $Q_3 Q_2 Q_1 Q_0 = 0110$ (即 S_M)状态时,担任译码器的门 G 输出低电平信号给 $\overline{R_D}$ 端,将计数器置零,回到 0000 状态。电路的状态转换图如图 5.3.35。




图 5.3.34 用置零法将 74LS160 接成六进制计数器




图 5.3.35 图 5.3.34 电路的状态转换图

由于置零信号随着计数器被置零而立即消失,所以置零信号持续时间极短,如果触发器的复位速度有快有慢,则可能动作慢的触发器还未来得及复位置零信号已经消失,导致电路误动作。因此,这种接法的电路可靠性不高。

为了克服这个缺点,时常采用图 5.3.36 所示的改进电路。图中的与非门 G_1 起译码器的作用,当电路进入 0110 状态时,它输出低电平信号。与非门 G_2 和 G_3 组成了基本 RS 触发器,以它 \bar{Q} 端输出的低电平作为计数器的置零信号。




图 5.3.36 图 5.3.34 电路的改进

若计数器从 0000 状态开始计数,则第六个计数输入脉冲上升沿到达时计数器进入 0110 状态, G_1 输出低电平,将基本 RS 触发器置 1, \bar{Q} 端的低电平立刻将计数器置零。这时虽然 G_1 输出的低电平信号随之消失了,但基本 RS 触发器的状态仍保持不变,因而计数器的置零信号得以维持。直到计数脉冲回到低电平以后,基本 RS 触发器被置零, \bar{Q} 端的低电平信号才消失。可见,加到计数器 \bar{R}_0 端的置零信号宽度与输入计数脉冲高电平持续时间相等。

同时,进位输出脉冲也可以从基本 RS 触发器的 Q 端引出。这个脉冲的宽度与计数脉冲高电平宽度相等。

在有的计数器产品中,将 G_1 、 G_2 、 G_3 组成的附加电路直接制作在计数器芯片上,这样在使用时就不用外接附加电路了。

采用置数法时可以从计数循环中的任何一个状态置入适当的数值而跳越 $N - M$ 个状态,得到 M 进制计数器。图 5.3.37 中给出了两个不同的方案。其中图(a)的接法是用 $Q_3 Q_2 Q_1 Q_0 = 0101$ 状态译码产生 $\bar{LD} = 0$ 信号,下一个 CP 信号到达时置入 0000 状态,从而跳过 0110 ~ 1001 这 4 个状态,得到六进制计数器,如图 5.3.38 中的实线所表示的那样。

从图 5.3.38 的状态转换图中可以发现,图 5.3.37(a) 电路所取的 6 个循环状态中没有 1001 这个状态。因为进位输出信号 C 是由 1001 状态译码产生的,所以计数过程中 C 端始终没有输出信号。图 5.3.34 电路也存在同样的问题。这时的进位输出信号只能从 Q_2 端引出。




图 5.3.37 用置数法将 74160 接成六进制计数器

(a) 置入 0000 (b) 置入 1001




图 5.3.38 图 5.3.37 电路的状态转换图

若采用图 5.3.37(b)电路的方案,则可以从 C 端得到进位输出信号。在这种接法下,是用 0100 状态译码产生 $\overline{LD}=0$ 信号,下个 CP 信号到来时置入 1001 (如图 5.3.38 中的虚线所示),因而循环状态中包含了 1001 这个状态,每个计数循环都会在 C 端给出一个进位脉冲。

由于 74160 的预置数是同步式的,即 $\overline{LD}=0$ 以后,还要等下一个 CP 信号到来时才置入数据,而这时 $\overline{LD}=0$ 的信号已稳定地建立了,所以不存在异步置零法中因置零信号持续时间过短而可靠性不高的问题。

2. $M > N$ 的情况

这时必须用多片 N 进制计数器组合起来,才能构成 M 进制计数器。各片之间(或称为各级之间)的连接方式可分为串行进位方式、并行进位方式、整体置零方式和整体置数方式几种。下面仅以两级之间的联接为例说明这四种连接方

式的原理。

若 M 可以分解为两个小于 N 的因数相乘, 即 $M = N_1 \times N_2$, 则可采用串行进位方式或并行进位方式将一个 N_1 进制计数器和一个 N_2 进制计数器连接起来, 构成 M 进制计数器。

在串行进位方式中, 以低位片的进位输出信号作为高位片的时钟输入信号。在并行进位方式中, 以低位片的进位输出信号作为高位片的工作状态控制信号(计数的使能信号), 两片的 CP 输入端同时接计数输入信号。

【例 5.3.3】 试用两片同步十进制计数器接成百进制计数器。

解: 本例中 $M = 100$, $N_1 = N_2 = 10$, 将两片 74160 直接按并行进位方式或串行进位方式连接即得百进制计数器。

图 5.3.39 所示电路是并行进位方式的接法。以第(1)片的进位输出 C 作为第(2)片的 EP 和 ET 输入, 每当第(1)片计成 9(1001)时 C 变为 1, 下个 CP 信号到达时第(2)片为计数工作状态, 计入 1, 而第(1)片计成 0(0000), 它的 C 端回到低电平。第(1)片的 EP 和 ET 恒为 1, 始终处于计数工作状态。




图 5.3.39 例 5.3.3 电路的并行进位方式

图 5.3.40 所示电路是串行进位方式的连接方法。两片 74160 的 EP 和 ET 恒为 1, 都工作在计数状态。第(1)片每计到 9(1001)时 C 端输出变为高电平, 经反相器后使第(2)片的 CP 端为低电平。下个计数输入脉冲到达后, 第(1)片计成 0(0000)状态, C 端跳回低电平, 经反相后使第(2)片的输入端产生一个正跳变, 于是第(2)片计入 1。可见, 在这种接法下两片 74160 不是同步工作的。




图 5.3.40 例 5.3.3 电路的串行进位方式

在 N_1, N_2 不等于 N 时, 可以先将两个 N 进制计数器分别接成 N_1 进制计

数器和 N_2 进制计数器,然后再以并行进位方式或串行进位方式将它们连接起来。

当 M 为大于 N 的素数时,不能分解成 N_1 和 N_2 ,上面讲的并行进位方式和串行进位方式就行不通了。这时必须采取整体置零方式或整体置数方式构成 M 进制计数器。

所谓整体置零方式,是首先将两片 N 进制计数器按最简单的方式接成一个大于 M 进制的计数器(例如 $N \cdot N$ 进制),然后在计数器计为 M 状态时译出异步置零信号 $\overline{R_D} = 0$,将两片 N 进制计数器同时置零。这种方式的基本原理和 $M < N$ 时的置零法是一样的。

而整体置数方式的原理与 $M < N$ 时的置数法类似。首先需将两片 N 进制计数器用最简单的连接方式接成一个大于 M 进制的计数器(例如 $N \cdot N$ 进制),然后在选定的某一状态下译出 $\overline{LD} = 0$ 信号,将两个 N 进制计数器同时置入适当的数据,跳过多余的状态,获得 M 进制计数器。采用这种接法要求已有的 N 进制计数器本身必须具有预置数功能。

当然,当 M 不是素数时整体置零法和整体置数法也可以使用。

【例 5.3.4】 试用两片同步十进制计数器 74160 接成二十九进制计数器。

解: 因为 $M = 29$ 是一个素数,所以必须用整体置零法或整体置数法构成二十九进制计数器。

图 5.3.41 是整体置零方式的接法。首先将两片 74160 以并行进位方式连




图 5.3.41 例 5.3.4 电路的整体置零方式

成一个百进制计数器。当计数器从全 0 状态开始计数,计入 29 个脉冲时,经门 G_1 译码产生低电平信号立刻将两片 74160 同时置零,于是便得到了二十九进制计数器。需要注意的是计数过程中第(2)片 74160 不出现 1001 状态,因而它的 C 端不能给出进位信号。而且,门 G_1 输出的脉冲持续时间极短,也不宜作进位输出信号。如果要求输出进位信号持续时间为一个时钟信号周期,则应从电路的 28 状态译出。当电路计入 28 个脉冲后门 G_2 输出变为低电平,第 29 个计数

脉冲到达后门 G_2 的输出跳变为高电平。

通过这个例子可以看到,整体置零法不仅可靠性较差,而且往往还要另加译码电路才能得到需要的进位输出信号。

采用整体置数方式可以避免置零法的缺点。图 5.3.42 所示电路是采用整




图 5.3.42 例 5.3.4 电路的整体置数方式

体置数法接成的二十九进制计数器。首先仍需将两片 74160 接成百进制计数器。然后将电路的 28 状态译码产生 $\overline{LD} = 0$ 信号,同时加到两片 74160 上,在下个计数脉冲(第 29 个输入脉冲)到达时,将 0000 同时置入两片 74160 中,从而得到二十九进制计数器。进位信号可以直接由门 G 的输出端引出。

四、移位寄存器型计数器

1. 环形计数器

如果按图 5.3.43 所示的那样将移位寄存器首尾相接,即 $D_0 = Q_3$,那么在连续不断地输入时钟信号时寄存器里的数据将循环右移。




图 5.3.43 环形计数器电路

例如电路的初始状态为 $Q_0 Q_1 Q_2 Q_3 = 1000$,则不断输入时钟信号时电路的状态将按 $1000 \rightarrow 0100 \rightarrow 0010 \rightarrow 0001 \rightarrow 1000$ 的次序循环变化。因此,用电路的不同状态能够表示输入时钟信号的数目,也就是说,可以把这个电路作为时钟信号脉冲的计数器。

根据移位寄存器的工作特点,不必列出环形计数器的状态方程即可直接画出图 5.3.44 所示的状态转换图。如果取由 1000、0100、0010 和 0001 所组成的




图 5.3.44 图 5.3.43 电路的状态转换图

状态循环为所需要的有效循环,那么同时还存在着其他几种无效循环。而且,一旦脱离有效循环之后,电路将不会自动返回有效循环中去,所以图 5.3.43 的环形计数器是不能自启动的。为确保它能正常工作,必须首先通过串行输入端或并行输入端将电路置成有效循环中的某个状态,然后再开始计数。

考虑到使用的方便,在许多场合下需要计数器能自启动,亦即当电路进入任何无效状态后,都能在时钟信号作用下自动返回有效循环中去。通过在输出与输入之间接入适当的反馈逻辑电路,可以将不能自启动的电路修改为能够自启动的电路。图 5.3.45 所示电路是能自启动的 4 位环形计数器电路。




图 5.3.45 能自启动的环形计数器电路

根据图 5.3.45 的逻辑图得到它的状态方程为

$$\begin{cases} Q_0^{n+1} = \overline{Q_0 + Q_1 + Q_2} \\ Q_1^{n+1} = Q_0 \\ Q_2^{n+1} = Q_1 \\ Q_3^{n+1} = Q_2 \end{cases} \quad (5.3.14)$$

并可画出电路的状态转换图,如图 5.3.46 所示。

环形计数器的突出优点是电路结构极其简单。而且,在有效循环的每个状态只包含一个 1(或 0)时,可以直接以各个触发器输出端的 1 状态表示电路的一个状态,不需要另外加译码电路。

它的主要缺点是没有充分利用电路的状态。用 n 位移位寄存器组成的环




图 5.3.46 图 5.3.45 电路的状态转换图

形计数器只用了 n 个状态, 而电路总共有 2^n 个状态, 这显然是一种浪费。

2. 扭环形计数器

为了在不改变移位寄存器内部结构的条件下提高环形计数器的电路状态利用率, 只能从改变反馈逻辑电路上想办法。

事实上任何一种移位寄存器型计数器的结构均可表示为图 5.3.47 的一般形式。其中反馈逻辑电路的函数表达式可写成

$$D_0 = F(Q_0, Q_1, \dots, Q_{n-1}) \quad (5.3.15)$$




图 5.3.47 移位寄存器型计数器的一般结构形式

环形计数器是反馈逻辑函数中最简单的一种, 即 $D_0 = Q_{n-1}$ 。若将反馈逻辑函数取为 $D_0 = \overline{Q_{n-1}}$, 则得到的电路如图 5.3.48 所示。这个电路称为扭环形计数器(也称为约翰逊计数器)。如将它的状态转换图画出, 则如图 5.3.49 所




图 5.3.48 扭环形计数器电路

示。不难看出,它有两个状态循环,若取图中左边的一个有效循环,则余下的一个就是无效循环了。显然,这个计数器不能自启动。




图 5.3.49 图 5.3.48 电路的状态转换图

为了实现自启动,可将图 5.3.48 电路的反馈逻辑函数稍加修改,令 $D_0 = Q_1 \overline{Q_2} + \overline{Q_3}$,于是就得到了图 5.3.50 的电路和图 5.3.51 的状态转换图。

不难看出,用 n 位移位寄存器构成的扭环形计数器可以得到含 $2n$ 个有效状态的循环,状态利用率较环形计数器提高了一倍。而且,如采用图 5.3.51 中的有效循环,由于电路在每次状态转换时只有一位触发器改变状态,因而在将电路状态译码时不会产生竞争-冒险现象。




图 5.3.50 能自启动的扭环形计数器




图 5.3.51 图 5.3.50 电路的状态转换图

虽然扭环形计数器的电路状态利用率有所提高,但仍有 $2^n - 2n$ 个状态没有利用。使用最大长度移位寄存器型计数器可以将电路的状态利用率提高到 $2^n - 1$,有关内容可参阅本书第三版中的附录 5E。

* 5.3.3 顺序脉冲发生器

在一些数字系统中,有时需要系统按照事先规定的顺序进行一系列的操作。这就要求系统的控制部分能给出一组在时间上有一定先后顺序的脉冲信号,再用这组脉冲形成所需要的各种控制信号。顺序脉冲发生器就是用来产生这样一组顺序脉冲的电路。

顺序脉冲发生器可以用移位寄存器构成。当环形计数器工作在每个状态中只有一个 1 的循环状态时,它就是一个顺序脉冲发生器。由图 5.3.52 可见,当 CP 端不断输入系列脉冲时, $Q_0 \sim Q_3$ 端将依次输出正脉冲,并不断循环。




图 5.3.52 用环形计数器作顺序脉冲发生器

(a) 电路图 (b) 电压波形图

这种方案的优点是不必附加译码电路,结构比较简单。缺点是使用的触发器数目比较多,同时还必须采用能自启动的反馈逻辑电路。

在顺序脉冲数较多时,可以用计数器和译码器组合成顺序脉冲发生器。图 5.3.53(a)所示电路是有 8 个顺序脉冲输出的顺序脉冲发生器的例子。图中的三个触发器 FF_0 、 FF_1 和 FF_2 组成 3 位二进制计数器,8 个与门组成 3 线-8 线译码器。只要在计数器的输入端 CP 加入固定频率的脉冲,便可在 $P_0 \sim P_7$ 端依次得到输出脉冲信号,如图 5.3.53(b)所示。

由于使用了异步计数器,在电路状态转换时三个触发器在翻转时有先有后,因此当两个以上触发器同时改变状态时将发生竞争-冒险现象,有可能在译码





图 5.3.53 用计数器和译码器构成的顺序脉冲发生器

(a) 电路图 (b) 电压波形图

器的输出端出现尖峰脉冲,如图 5.3.53(b)上所表示的那样。

例如当计数器的状态 $Q_2 Q_1 Q_0$ 由 001 变为 010 的过程中,因 FF_0 先翻转为 0 而 FF_1 后翻转为 1,因此在 FF_0 已经翻转而 FF_1 尚未翻转的瞬间计数器将出现 000 状态,使 P_0 端出现尖峰脉冲。其他类似的情况请读者自行分析。

为了消除输出端的尖峰脉冲,可以采用第 3.4.3 节中介绍的几种方法。在

使用中规模集成的译码器时,由于电路上大多数均设有控制输入端,可以作为选通脉冲的输入端使用,所以采用选通的方法极易实现。图 5.3.54(a)所示电路是用 4 位同步二进制计数器 74LS161 和 3 线-8 线译码器 74LS138 构成顺序脉冲发生器电路。图中以 74LS161 的低 3 位输出 Q_0 、 Q_1 、 Q_2 作为 74LS138 的 3 位输入信号。




图 5.3.54 用中规模集成电路构成的顺序脉冲发生器

(a) 电路图 (b) 电压波形图

由 74LS161 的功能表(表 5.3.4)可知,为使电路工作在计数状态, $\overline{R_D}$ 、 \overline{LD} 、 EP 和 ET 均应接高电平。由于它的低 3 位触发器是按八进制计数器连接的,所

以在连续输入 CP 信号的情况下, $Q_2 Q_1 Q_0$ 的状态将按 **000** 一直到 **111** 的顺序反复循环,并在译码器输出端依次输出 $\overline{P}_0 \sim \overline{P}_7$ 的顺序脉冲。

虽然 74LS161 中的触发器是在同一时钟信号操作下工作的,但由于各个触发器的传输延迟时间不可能完全相同,所以在将计数器的状态译码时仍然存在竞争-冒险现象。为消除竞争-冒险现象,可以在 74LS138 的 S_1 端加入选通脉冲。选通脉冲的有效时间应与触发器的翻转时间错开。例如图中选取 \overline{CP} 作为 74LS138 的选通脉冲,即得到图 5.3.54(b)所示的输出电压波形。

如果将图 5.3.53(a)电路中的计数器改成 4 位的扭环形计数器,并取图 5.3.49 所示的有效循环,组成如图 5.3.55 的顺序脉冲发生器电路,则可以从根本上消除竞争-冒险现象。因为扭环形计数器在计数循环过程中任何两个相邻状态之间仅有一个触发器状态不同,因而在状态转换过程中任何一个译码器的门电路都不会有两个输入端同时改变状态,亦即不存在竞争现象。




图 5.3.55 用扭环形计数器构成的顺序脉冲发生器

* 5.3.4 序列信号发生器

在数字信号的传输和数字系统的测试中,有时需要用到一组特定的串行数字信号。通常把这种串行数字信号叫做序列信号。产生序列信号的电路称为序列信号发生器。

序列信号发生器的构成方法有多种。一种比较简单、直观的方法是用计数器和数据选择器组成。例如,需要产生一个 8 位的序列信号 **00010111**(时间顺序为自左而右),则可用一个八进制计数器和一个 8 选 1 数据选择器组成,如图 5.3.56 所示。其中八进制计数器取自 74LS161(4 位二进制计数器)的低 3 位。74LS152 是 8 选 1 数据选择器,它的逻辑图见图 3.3.24。




图 5.3.56 用计数器和数据选择器组成的序列信号发生器

表 5.3.8 图 5.3.56 电路的状态转换表

CP 顺序	Q_2 (A_2)	Q_1 (A_1)	Q_0 (A_0)	\bar{Y}
0	0	0	0	$\bar{D}_0(0)$
1	0	0	1	$\bar{D}_1(0)$
2	0	1	0	$\bar{D}_2(0)$
3	0	1	1	$\bar{D}_3(1)$
4	1	0	0	$\bar{D}_4(0)$
5	1	0	1	$\bar{D}_5(1)$
6	1	1	0	$\bar{D}_6(1)$
7	1	1	1	$\bar{D}_7(1)$
8	0	0	0	$D_0(0)$

当 CP 信号连续不断地加到计数器上时, $Q_2 Q_1 Q_0$ 的状态(也就是加到 74LS152 上的地址输入代码 $A_2 A_1 A_0$)便按照表 5.3.8 中所示的顺序不断循环, $\bar{D}_0 \sim \bar{D}_7$ 的状态就循环不断地依次出现在 \bar{Y} 端。只要令 $D_0 = D_1 = D_2 = D_4 = 1$ 、 $D_3 = D_5 = D_6 = D_7 = 0$, 便可在 \bar{Y} 端得到不断循环的序列信号 00010111。在需要修改序列信号时, 只要修改加到 $D_0 \sim D_7$ 的高、低电平即可实现, 而不需对电路结构作任何更动。因此, 使用这种电路既灵活又方便。

构成序列信号发生器的另一种常见方法是采用带反馈逻辑电路的移位寄存器。如果序列信号的位数为 m , 移位寄存器的位数为 n , 则应取 $2^n \geq m$ 。例如, 若仍然要求产生 00010111 这样一组 8 位的序列信号, 则可用 3 位的移位寄存器加上反馈逻辑电路构成所需的序列信号发生器, 如图 5.3.57 所示。移位寄存器从 Q_2 端输出的串行输出信号就应当是所要求的序列信号。

根据要求产生的序列信号, 即可列出移位寄存器应具有的状态转换表, 如表 5.3.9 所示。再从状态转换的要求出发, 得到对移位寄存器输入端 D_0 取值的要求, 如表 5.3.9 中所示。表中也同时给出了 D_0 与 Q_2 、 Q_1 、 Q_0 之间的函数关




图 5.3.57 用移位寄存器构成的序列信号发生器

系。利用图 5.3.58 的卡诺图将 D_0 的函数式化简,得到

$$D_0 = Q_2 \overline{Q_1} Q_0 + \overline{Q_2} Q_1 + \overline{Q_2} \overline{Q_0} \quad (5.3.16)$$

图 5.3.57 中的反馈逻辑电路就是按式(5.3.16)接成的。

表 5.3.9 图 5.3.57 电路的状态转换表

CP 顺序	Q_2	Q_1	Q_0	D_0
0	0	0	0	1
1	0	0	1	0
2	0	1	0	1
3	1	0	1	1
4	0	1	1	1
5	1	1	1	0
6	1	1	0	0
7	1	0	0	0
8	0	0	0	0




图 5.3.58 图 5.3.57 中 D_0 的卡诺图

5.4 时序逻辑电路的设计方法

5.4.1 同步时序逻辑电路的设计方法

在设计时序逻辑电路时,要求设计者根据给出的具体逻辑问题,求出实现这一逻辑功能的逻辑电路。所得到的设计结果应力求简单。

当选用小规模集成电路做设计时,电路最简的标准是所用的触发器和门电路的数目最少,而且触发器和门电路的输入端数目也最少。而当使用中、大规模

集成电路时,电路最简的标准则是使用的集成电路数目最少,种类最少,而且互相间的连线也最少。

设计同步时序逻辑电路时,一般按如下步骤进行:

一、逻辑抽象,得出电路的状态转换图或状态转换表

就是把要求实现的时序逻辑功能表示为时序逻辑函数,可以用状态转换表的形式,也可以用状态转换图的形式。这就需要:

1. 分析给定的逻辑问题,确定输入变量、输出变量以及电路的状态数。通常都是取原因(或条件)作为输入逻辑变量,取结果作输出逻辑变量。
 2. 定义输入、输出逻辑状态和每个电路状态的含意,并将电路状态顺序编号。
 3. 按照题意列出电路的状态转换表或画出电路的状态转换图。
- 这样,就把给定的逻辑问题抽象为一个时序逻辑函数了。

二、状态化简

若两个电路状态在相同的输入下有相同的输出,并且转换到同样一个次态去,则称这两个状态为等价状态。显然等价状态是重复的,可以合并为一个。电路的状态数越少,设计出来的电路也越简单。

状态化简的目的就在于将等价状态合并,以求得最简的状态转换图。

三、状态分配

状态分配又称状态编码。

时序逻辑电路的状态是用触发器状态的不同组合来表示的。首先,需要确定触发器的数目 n 。因为 n 个触发器共有 2^n 种状态组合,所以为获得时序电路所需的 M 个状态,必须取

$$2^{n-1} < M \leq 2^n \quad (5.4.1)$$

其次,要给每个电路状态规定对应的触发器状态组合。每组触发器的状态组合都是一组二值代码,因而又将这项工作称为状态编码。在 $M < 2^n$ 的情况下,从 2^n 个状态中取 M 个状态的组合可以有多种不同的方案,而每个方案中 M 个状态的排列顺序又有许多种。如果编码方案选择得当,设计结果可以很简单。反之,编码方案选得不好,设计出来的电路就会复杂得多,这里面有一定的技巧。

此外,为便于记忆和识别,一般选用的状态编码和它们的排列顺序都遵循一定的规律。

四、选定触发器的类型,求出电路的状态方程、驱动方程和输出方程

因为不同逻辑功能的触发器驱动方式不同,所以用不同类型触发器设计出

的电路也不一样。为此,在设计具体的电路前必须选定触发器的类型。选择触发器类型时应考虑到器件的供应情况,并应力求减少系统中使用的触发器种类。

根据状态转换图(或状态转换表)和选定的状态编码、触发器的类型,就可以写出电路的状态方程、驱动方程和输出方程了。

五、根据得到的方程式画出逻辑图

六、检查设计的电路能否自启动

如果电路不能自启动,则需采取措施加以解决。一种解决办法是在电路开始工作时通过预置数将电路的状态置成有效状态循环中的某一种。另一种解决方法是通过修改逻辑设计加以解决。具体的作法将在下一小节中介绍。

至此,逻辑设计工作已经完成。图 5.4.1 用方框图表示了上述设计工作的大致过程。不难看出,这一过程和分析时序电路的过程正好是相反的。




图 5.4.1 同步时序逻辑电路的设计过程

下面通过三个不同类型的具体例子进一步深入说明一下上述设计方法。

【例 5.4.1】 试设计一个带有进位输出端的十三进制计数器。

解: 首先进行逻辑抽象。

因为计数器的工作特点是在时钟信号操作下自动地依次从一个状态转为下一个状态,所以它没有输入逻辑变量,只有进位输出信号。因此,计数器是属于穆尔型的一种简单时序电路。

取进位信号为输出逻辑变量 C ,同时规定有进位输出时 $C=1$,无进位输出时 $C=0$ 。

十三进制计数器应该有十三个有效状态,若分别用 S_0, S_1, \dots, S_{12} 表示,则按题意可以画出如图 5.4.2 所示的电路状态转换图。

因为十三进制计数器必须用 13 个不同的状态表示已经输入的脉冲数,所以状态转换图已不能再化简。




图 5.4.2 例 5.4.1 的状态转换图

根据式(5.4.1)知,现要求 $M = 13$,故应取触发器位数 $n = 4$,因为

$$2^3 < 13 < 2^4$$

假如对状态分配无特殊要求,可以取自然二进制数的 **0000** ~ **1100** 作为 S_0 ~ S_{12} 的编码,于是得到了表 5.4.1 中的状态编码。

表 5.4.1 例 5.4.1 电路的状态转换表

状态变化顺序	状态编码				进位输出	等效十进制数
	Q_3	Q_2	Q_1	Q_0	C	
S_0	0	0	0	0	0	0
S_1	0	0	0	1	0	1
S_2	0	0	1	0	0	2
S_3	0	0	1	1	0	3
S_4	0	1	0	0	0	4
S_5	0	1	0	1	0	5
S_6	0	1	1	0	0	6
S_7	0	1	1	1	0	7
S_8	1	0	0	0	0	8
S_9	1	0	0	1	0	9
S_{10}	1	0	1	0	0	10
S_{11}	1	0	1	1	0	11
S_{12}	1	1	0	0	1	12
S_0	0	0	0	0	0	0

由于电路的次态 $Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} Q_0^{n+1}$ 和进位输出 C 唯一地取决于电路现态 $Q_3^n Q_2^n Q_1^n Q_0^n$ 的取值,故可根据表 5.4.1 画出表示次态逻辑函数和进位输出函数的卡诺图,如图 5.4.3 所示。为简化书写,仍将 $Q_3^n, Q_2^n, Q_1^n, Q_0^n$ 简写作 Q_3, Q_2, Q_1, Q_0 ,略去了表示现态的右上角注 n 。此外,由于计数器正常工作时不会出现 **1101**、**1110** 和 **1111** 三个状态,所以可将 $Q_3 Q_2 \overline{Q_1} Q_0$ 、 $Q_3 Q_2 Q_1 \overline{Q_0}$ 和 $Q_3 Q_2 Q_1 Q_0$ 三个最小项作约束项处理,在卡诺图中用 \times 表示。

为清晰起见,将图 5.4.3 的卡诺图可以分解为图 5.4.4 中的五个卡诺图,分

$Q_3 Q_2$		$Q_1 Q_0$			
		00	01	11	10
00	00	0001/0	0010/0	0100/0	0011/0
01	01	0101/0	0110/0	1000/0	0111/0
11	11	0000/1	××××/×	××××/×	××××/×
10	10	1001/0	1010/0	1100/0	1011/0

图 5.4.3 例 5.4.1 电路次态/输出

($Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} Q_0^{n+1} / C$) 的卡诺图

别表示 Q_3^{n+1} 、 Q_2^{n+1} 、 Q_1^{n+1} 、 Q_0^{n+1} 和 C 这五个逻辑函数。从这些卡诺图得到电路的状态方程为

$$\begin{cases} Q_3^{n+1} = Q_3 \bar{Q}_2 + Q_2 Q_1 Q_0 \\ Q_2^{n+1} = \bar{Q}_3 Q_2 \bar{Q}_1 + \bar{Q}_3 Q_2 \bar{Q}_0 + \bar{Q}_2 Q_1 Q_0 \\ Q_1^{n+1} = \bar{Q}_1 Q_0 + Q_1 \bar{Q}_0 \\ Q_0^{n+1} = \bar{Q}_3 \bar{Q}_0 + \bar{Q}_2 \bar{Q}_0 \end{cases} \quad (5.4.2)$$




图 5.4.4 图 5.4.3 卡诺图的分解

输出方程为

$$C = Q_3 Q_2 \quad (5.4.3)$$

如果选用 JK 触发器组成这个电路,则应将式(5.4.2)的状态方程变换成 JK 触发器特性方程的标准形式,即 $Q^{n+1} = J \bar{Q}^n + \bar{K} Q^n$,然后就可以找出驱动方程了。为此,将式(5.4.2)改写为

$$\begin{cases} Q_3^{n+1} = Q_3 \bar{Q}_2 + Q_2 Q_1 Q_0 (Q_3 + \bar{Q}_3) = (Q_2 Q_1 Q_0) \bar{Q}_3 + \bar{Q}_2 Q_3 \\ Q_2^{n+1} = (Q_0 Q_1) \bar{Q}_2 + (\bar{Q}_3 + \bar{Q}_1 \bar{Q}_0) Q_2 \\ Q_1^{n+1} = Q_0 \bar{Q}_1 + Q_0 Q_1 \\ Q_0^{n+1} = (\bar{Q}_3 + \bar{Q}_2) \bar{Q}_0 + \bar{1} \cdot Q_0 = (\bar{Q}_3 \bar{Q}_2) \bar{Q}_0 + \bar{1} Q_0 \end{cases} \quad (5.4.4)$$

在变换 Q_3^{n+1} 的逻辑式时,删去了约束项 $Q_3 Q_2 Q_1 Q_0$ 。将式(5.4.4)中的

各逻辑式与 JK 触发器的特性方程对照, 则各个触发器的驱动方程应为

$$\begin{cases} J_3 = Q_2 Q_1 Q_0, & K_3 = Q_2 \\ J_2 = Q_1 Q_0, & K_2 = \overline{Q_3} \overline{Q_1} \overline{Q_0} \\ J_1 = Q_0, & K_1 = Q_0 \\ J_0 = \overline{Q_3} \overline{Q_2}, & K_0 = 1 \end{cases} \quad (5.4.5)$$

根据式(5.4.3)和式(5.4.5)画得计数器的逻辑图如图 5.4.5 所示。




图 5.4.5 十三进制同步计数器电路

为验证电路的逻辑功能是否正确, 可将 **0000** 作为初始状态代入式(5.4.4)的状态方程依次计算次态值, 所得结果应与表 5.4.1 中的状态转换表相同。

最后还应检查电路能否自启动。将 3 个无效状态 **1101**、**1110** 和 **1111** 分别代入式(5.4.4)中计算, 所得次态分别为 **0010**、**0010** 和 **0000**, 故电路能自启动。

图 5.4.6 是图 5.4.5 电路完整的状态转换图。




图 5.4.6 图 5.4.5 电路的状态转换图

【例 5.4.2】 设计一个串行数据检测器。对它的要求是: 连续输入 3 个或 3 个以上的 1 时输出为 1, 其他输入情况下输出为 0。

解: 首先进行逻辑抽象, 画出状态转换图。

取输入数据为输入变量,用 X 表示;取检测结果为输出变量,以 Y 表示。

设电路在没有输入 1 以前的状态为 S_0 ,输入一个 1 以后的状态为 S_1 ,连续输入两个 1 以后的状态为 S_2 ,连续输入 3 个或 3 个以上 1 以后的状态为 S_3 。若以 S^n 表示电路的现态,以 S^{n+1} 表示电路的次态,依据设计要求即可得到表 5.4.2 的状态转换表和图 5.4.7 的状态转换图。

表 5.4.2 例 5.4.2 的状态转换表

S^{n+1} / Y X	S^n	S_0	S_1	S_2	S_3
0		$S_0/0$	$S_0/0$	$S_0/0$	$S_0/0$
1		$S_1/0$	$S_2/0$	$S_3/1$	$S_3/1$

然后进行状态化简。比较一下 S_2 和 S_3 这两个状态便可发现,它们在同样的输入下有同样的输出,而且转换后得到同样的次态。因此 S_2 和 S_3 是等价状态,可以合并为一个。

从物理概念上也不难理解,当电路处于 S_2 状态时表明已经连续输入了两个 1。如果在电路转换到 S_2 状态的同时输入也改换为下一位输入数据(当输入数据来自移位寄存器的串行输出,而且移位寄存器 and 数据检测器由同一时钟信号操作时,就工作在这种情况下),那么只要下个输入为 1,就表明连续输入 3 个 1 了,因而无需再设置一个电路状态。于是就得到了图 5.4.8 化简后的状态转换图。




图 5.4.7 例 5.4.2 的状态转换图




图 5.4.8 化简后的例 5.4.2 的状态转换图

在电路状态 $M=3$ 的情况下,根据式(5.4.1)可知,应取触发器的位数 $n=2$ 。

如果取触发器状态 $Q_1 Q_0$ 的 00、01 和 10 分别代表 S_0 、 S_1 和 S_2 ,并选定 JK 触发器组成这个检测电路,则可从状态转换图画电路次态和输出的卡诺图,如图 5.4.9 所示。

		$Q_1^n Q_0^n$			
		00	01	11	10
X	0	00/0	00/0	××/×	00/0
	1	01/0	10/0	××/×	10/1

图 5.4.9 例 5.4.2 电路次态/输出
($Q_1^{n+1} Q_0^{n+1} / Y$) 的卡诺图

将图 5.4.9 的卡诺图分解为图 5.4.10 中分别表示 Q_1^{n+1} 、 Q_0^{n+1} 和 Y 的 3 个卡诺图。经化简后得到电路的状态方程为




图 5.4.10 图 5.4.9 卡诺图的分解

$$\begin{cases}
 Q_1^{n+1} = XQ_1 + XQ_0 = XQ_1 + XQ_0(Q_1 + \overline{Q_1}) \\
 \quad = (XQ_0)\overline{Q_1} + XQ_1 \\
 Q_0^{n+1} = X\overline{Q_1}\overline{Q_0} = (X\overline{Q_1})\overline{Q_0} + 1Q_0
 \end{cases} \quad (5.4.6)$$

由上式得驱动方程

$$\begin{cases}
 J_1 = XQ_0, & K_1 = \overline{X} \\
 J_0 = X\overline{Q_1}, & K_0 = 1
 \end{cases} \quad (5.4.7)$$

由图 5.4.10(c) 得输出方程

$$Y = XQ_1 \quad (5.4.8)$$

根据式(5.4.7)、(5.4.8)所画出的逻辑图和电路状态转换图如图 5.4.11 和图 5.4.12 所示。状态转换图表明,当电路进入无效状态 11 后,若 $X=1$ 则次态转入 10; 若 $X=0$ 则次态转入 00, 因此这个电路是能够自启动的。

本例中若改用 D 触发器, 则应将式(5.4.6)的状态方程与 D 触发器的特性方程 $Q^{n+1} = D$ 对照, 找出 D 端对应的逻辑式来, 此即 D 触发器的驱动方程。显然, 只需令

$$\begin{cases}
 D_1 = XQ_1 + XQ_0 = X\overline{Q_1}\overline{Q_0} \\
 D_0 = X\overline{Q_1}\overline{Q_0}
 \end{cases} \quad (5.4.9)$$




图 5.4.11 例 5.4.2 的逻辑图




图 5.4.12 图 5.4.11 电路的状态转换图

即可。输出方程不受影响。

根据式(5.4.9)和式(5.4.8)得到的逻辑图如图 5.4.13。它的状态转换图与图 5.4.12 相同。




图 5.4.13 用 D 触发器组成的数据检测器电路

【例 5.4.3】 设计一个自动售饮料机的逻辑电路。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯饮料；投入两元(两枚一元)硬币后,在给出饮料的同时找回一枚五角的硬币。

解： 取投币信号为输入逻辑变量,投入一枚一元硬币时用 $A=1$ 表示,未投入时 $A=0$ 。投入一枚五角硬币用 $B=1$ 表示,未投入时 $B=0$ 。给出饮料和找钱为两个输出变量,分别以 Y 、 Z 表示。给出饮料时 $Y=1$,不给时 $Y=0$ ；找回一枚五角硬币时 $Z=1$,不找时 $Z=0$ 。

假定通过传感器产生的投币信号($A=1$ 或 $B=1$) 在电路转入新状态的同时也随之消失,否则将被误认作又一次投币信号。

表 5.4.3 例 5.4.3 的状态转换表

S^{n+1} YZ	AB			
	00	01	11	10
S_0	$S_0/00$	$S_1/00$	$\times/\times\times$	$S_2/00$
S_1	$S_1/00$	$S_2/00$	$\times/\times\times$	$S_0/10$
S_2	$S_2/00$	$S_0/10$	$\times/\times\times$	$S_0/11$

设未投币前电路的初始状态为 S_0 , 投入五角硬币以后为 S_1 , 投入一元硬币 (包括投入一枚一元硬币和投入两枚五角硬币的情况) 以后为 S_2 。再投入一枚五角硬币后电路返回 S_0 , 同时输出为 $Y=1, Z=0$; 如果投入的是一枚一元硬币, 则电路也应返回 S_0 , 同时输出为 $Y=1, Z=1$ 。因此, 电路的状态数 $M=3$ 已足够。依据题意可列出如表 5.4.3 的状态转换表, 并画出如图 5.4.14 的状态转换图。




图 5.4.14 例 5.4.3 的状态转换图

因为正常工作中不会出现 $AB=11$ 的情况, 所以与之对应的 S^{n+1} 、 Y 、 Z 均作约束项处理。

取触发器的位数 $n=2$, 则 $2^1 < 3(M) < 2^2$, 故符合要求。今以触发器状态 Q_1, Q_0 的 00、01、10 分别代表 S_0, S_1, S_2 , 则从状态转换图或状态转换表即可画出表示电路次态/输出 ($Q_1^{n+1} Q_0^{n+1} / YZ$) 的卡诺图, 如图 5.4.15 所示。因为正常工作时不出现 $Q_1 Q_0 = 11$ 的状态, 所以与之对应的最小项也作约束项处理。

$Q_1 Q_0 \backslash AB$					
		00	01	11	10
00	00/00	01/00	××/××	10/00	
01	01/00	10/00	××/××	00/10	
11	××/××	××/××	××/××	××/××	
10	10/00	00/10	××/××	00/11	

图 5.4.15 例 5.4.3 电路次态/输出 ($Q_1^{n+1} Q_0^{n+1} / YZ$) 的卡诺图

将图 5.4.15 中的卡诺图分解, 分别画出表示 Q_1^{n+1} 、 Q_0^{n+1} 、 Y 和 Z 的卡诺图, 如图 5.4.16 所示。

假定选用 D 触发器, 则从图 5.4.16 的卡诺图可写出电路的状态方程、驱动方程和输出方程分别为




图 5.4.16 图 5.4.15 卡诺图的分解

$$\begin{cases} Q_1^{*+1} = Q_1 \bar{A} \bar{B} + \bar{Q}_1 \bar{Q}_0 A + Q_0 B \\ Q_0^{*+1} = \bar{Q}_1 \bar{Q}_0 B + Q_0 \bar{A} \bar{B} \end{cases} \quad (5.4.10)$$

$$\begin{cases} D_1 = Q_1 \bar{A} \bar{B} + \bar{Q}_1 \bar{Q}_0 A + Q_0 B \\ D_0 = \bar{Q}_1 \bar{Q}_0 B + Q_0 \bar{A} \bar{B} \end{cases} \quad (5.4.11)$$

$$\begin{cases} Y = Q_1 B + Q_1 A + Q_0 A \\ Z = Q_1 A \end{cases} \quad (5.4.12)$$

根据式(5.4.11)和式(5.4.12)画出的逻辑图如图 5.4.17 所示。它的状态转换图示于图 5.4.18 中。当电路进入无效状态 11 以后,在无输入信号的情况下(即 $AB = 00$)不能自行返回有效循环,所以不能自启动。当 $AB = 01$ 或 $AB = 10$ 时电路在时钟信号作用下虽然能返回有效循环中去,但收费结果是错误的。因此,在开始工作时应在异步置零端 \bar{R}_D 上加入低电平信号将电路置为 00 状态。




图 5.4.17 例 5.4.3 的逻辑图




图 5.4.18 图 5.4.17 电路的状态转换图

* 5.4.2 时序逻辑电路的自启动设计

在前面介绍时序电路的设计步骤时,检查电路能否自启动这一步是在最后进行的。如果发现电路不能自启动,而设计又要求电路能自启动,就必须回过头

来重新修改设计了。那么能否在前边的设计过程中就注意到电路能否自启动,并且在发现不能自启动时采取措施加以解决呢?

事实上这是可以做到的,下面通过一个例子来说明。

【例 5.4.4】 设计一个七进制计数器,要求它能够自启动。已知该计数器的状态转换图及状态编码如图 5.4.19 所示。

解: 从图 5.4.19 的状态转换图画出所要设计电路的次态($Q_1^{n+1} Q_2^{n+1} Q_3^{n+1}$)的卡诺图,如图 5.4.20 所示。图中这七个状态以外的 **000** 状态为无效状态。

为清楚起见,将图 5.4.20 中的卡诺图分解为图 5.4.21 中的三个卡诺图,分别表示 Q_1^{n+1} 、 Q_2^{n+1} 、 Q_3^{n+1} 。如果单纯地从追求化简结果最简单出发化简状态方程,则可得到

$$\begin{cases} Q_1^{n+1} = Q_2 \oplus Q_3 \\ Q_2^{n+1} = Q_1 \\ Q_3^{n+1} = Q_2 \end{cases} \quad (5.4.13)$$




图 5.4.19 例 5.4.4 的状态转换图

		$Q_2 Q_3$			
		00	01	11	10
Q_1	0	× × ×	100	001	101
	1	010	110	011	111

图 5.4.20 例 5.4.4 电路次态($Q_1^{n+1} Q_2^{n+1} Q_3^{n+1}$)的卡诺图

在以上合并 1 的过程中,如果把表示任意项的 × 包括在圈内,则等于把 × 取作 1 了;如果把 × 画在圈外,则等于把 × 取为 0。这无形中已经为无效状态指定了次态。如果这个指定的次态属于有效循环中的状态,那么电路是能自启动的。反之,如果它也是无效状态,则电路将不能自启动。在后一种情况下,就需要修改状态方程的化简方式,将无效状态的次态改为某个有效状态。

由图 5.4.21 可见,化简时将所有的 × 全都划在圈外了,也就是化简时把它




图 5.4.21 图 5.4.20 卡诺图的分解

们全取作 0 了。这也就意味着把图 5.4.20 中 000 状态的次态仍旧定成了 000。这样,电路一旦进入 000 状态以后,就不可能在时钟信号作用下脱离这个无效状态而进入有效循环,所以电路不能自启动。

为使电路能够自启动,应将图 5.4.20 中的 $\times \times \times$ 取为一个有效状态,例如取为 010。这时 Q_2^{n+1} 的卡诺图被修改为图 5.4.22 形式,化简后得到

$$Q_2^{n+1} = Q_1 + Q_2 Q_3$$

故式(5.4.13)的状态方程修改为

$$\begin{cases} Q_1^{n+1} = Q_2 \oplus Q_3 \\ Q_2^{n+1} = Q_1 + \overline{Q_2} \overline{Q_3} \\ Q_3^{n+1} = Q_2 \end{cases} \quad (5.4.14)$$

若选用 JK 触发器组成这个电路,则应将上式化成 JK 触发器的标准形式,于是得到

$$\begin{cases} Q_1^{n+1} = (Q_2 \oplus Q_3)(Q_1 + \overline{Q_1}) = (Q_2 \oplus Q_3)\overline{Q_1} + (Q_2 \oplus Q_3)Q_1 \\ Q_2^{n+1} = Q_1(Q_2 + \overline{Q_2}) + \overline{Q_2} \overline{Q_3} = (Q_1 + \overline{Q_3})\overline{Q_2} + Q_1 Q_2 \\ Q_3^{n+1} = Q_2(Q_3 + \overline{Q_3}) = Q_2 \overline{Q_3} + Q_2 Q_3 \end{cases} \quad (5.4.15)$$

由上式可知各触发器的驱动方程应为

$$\begin{cases} J_1 = Q_2 \oplus Q_3, & K_1 = \overline{Q_2 \oplus Q_3} \\ J_2 = \overline{Q_1} \overline{Q_3}, & K_2 = \overline{Q_1} \\ J_3 = Q_2, & K_3 = \overline{Q_2} \end{cases} \quad (5.4.16)$$

计数器的输出进位信号 C 由电路的 011 状态译出,故输出方程为

$$C = \overline{Q_1} Q_2 Q_3 \quad (5.4.17)$$




图 5.4.23 例 5.4.4 的逻辑图

图 5.4.23 是依照式(5.4.16)和式(5.4.17)画出的逻辑图,它一定能够自启动,已无须再进行检验。它的状态转换图示于图 5.4.24 中。




图 5.4.24 图 5.4.23 电路的状态转换图

如果化简状态方程时把 000 状态的次态指定为 010 以外 6 个有效状态中的任何一个, 所得到的电路也应能自启动。究竟取哪个有效状态为 000 的次态为宜, 应视得到的状态方程是否最简单而定。

在无效状态不止一个的情况下, 为保证电路能够自启动, 必须使每个无效状态都能直接地或间接地(即经过其他的无效状态以后)转为某一有效状态。

【例 5.4.5】 设计一个能自启动的 3 位环形计数器。要求它的有效循环状态为 $100 \rightarrow 010 \rightarrow 001 \rightarrow 100$ 。

解: 根据题目要求的状态循环, 可以得到电路的状态转换图和电路次态的卡诺图, 如图 5.4.25 所示。




图 5.4.25 例 5.4.5 电路的状态转换图和次态卡诺图

(a) 状态转换图 (b) 次态卡诺图

如果只考虑使状态方程最简单, 则可将图 5.4.25(b) 的卡诺图分解, 求得 Q_1^{n+1} 、 Q_2^{n+1} 、 Q_3^{n+1} 的最简单形式为

$$\begin{cases} Q_1^{n+1} = Q_3 \\ Q_2^{n+1} = Q_1 \\ Q_3^{n+1} = Q_2 \end{cases} \quad (5.4.18)$$

将 $Q_1Q_2Q_3$ 的五个无效状态 000、011、101、110、111 分别代入式(5.4.18)求出次态, 即得图 5.4.26 中用实线连结的状态转换图。显然这样设计出来的电路是不能自启动的。

由于在化简状态方程的同时, 也随之规定了每个无效状态的次态, 所以这时电路次态的卡诺图已成为图 5.4.27 的形式。

下面讨论如何修改状态方程, 以实现自启动。

为了保持移位寄存器内部结构不变,只允许修改第一位触发器的输入。因此,只能通过修改每个无效状态中 Q_1 的次态,使它们的次态进入有效循环。




图 5.4.26 例 5.4.5 电路的状态转换图

	Q_2Q_3	00	01	11	10
Q_1	0	000	100	101	001
	1	010	110	111	011

图 5.4.27 由式(5.4.18)得到的次态卡诺图

如果按图 5.4.26 中的虚线连结方式修改状态转换图,则电路将能够自启动。也就是说,电路次态的卡诺图应修改为图 5.4.28 的形式。

由图 5.4.26 可见,如果仅从能自启动的角度考虑,101 状态的次态本不必修改,它可以经过另外两个无效状态 110 和 011 以后进入有效循环。但从图 5.4.28 的卡诺图上不难发现,将 101 的次态修改为 010 以后, Q_1^{n+1} 的逻辑式可以更加简单。根据图 5.4.28 卡诺图求得修改后的状态方程为

	Q_2Q_3	00	01	11	10
Q_1	0	1 0 0	1 0 0	0 0 1	0 0 1
	1	0 1 0	0 1 0	0 1 1	0 1 1

图 5.4.28 例 5.4.5 电路的
修改后的卡诺图

$$\begin{cases} Q_1^{n+1} = \overline{Q_1} \overline{Q_2} \\ Q_2^{n+1} = Q_1 \\ Q_3^{n+1} = Q_2 \end{cases} \quad (5.4.19)$$

若选用 D 触发器组成这个计数器,则驱动方程为

$$\begin{cases} D_1 = Q_1^{n+1} = \overline{Q_1} \overline{Q_2} = \overline{Q_1 + Q_2} \\ D_2 = Q_2^{n+1} = Q_1 \\ D_3 = Q_3^{n+1} = Q_2 \end{cases} \quad (5.4.20)$$

图 5.4.29 是按照式(5.4.20)画出的逻辑图,这个电路一定能自启动。




图 5.4.29 例 5.4.5 的逻辑图

* 5.4.3 异步时序逻辑电路的设计方法

由于异步时序电路中的触发器不是同时动作的,因而在设计异步时序电路时除了需要完成设计同步时序电路所应做的各项工作以外,还要为每个触发器选定合适的时钟信号。这就是设计异步时序电路时所遇到的特殊问题。

设计步骤大体上仍可按第 5.4.1 节中所讲的同步时序电路的设计步骤进行,只是在选定触发器类型之后,还要为每个触发器选定时钟信号。下面通过一个例子具体说明一下设计过程。

【例 5.4.6】 试设计一个 8421 编码的异步十进制减法计数器,并要求所设计的电路能自启动。

解: 根据 8421 码十进制减法计数规则很容易列出电路的状态转换表,如表 5.4.4 所示。而且它的状态编码已经由题目的要求规定了。由表 5.4.4 又可画出如图 5.4.30 的状态转换图。

表 5.4.4 十进制减法计数器的状态转换表

计数顺序	电路状态				等效十进制数	输出 B
	Q_3	Q_2	Q_1	Q_0		
0	0	0	0	0	0	1
1	1	0	0	1	9	0
2	1	0	0	0	8	0
3	0	1	1	1	7	0
4	0	1	1	0	6	0
5	0	1	0	1	5	0
6	0	1	0	0	4	0
7	0	0	1	1	3	0
8	0	0	1	0	2	0
9	0	0	0	1	1	0
10	0	0	0	0	0	1

十进制计数器必须有 10 个有效状态,若依次为 S_0 、 S_9 、 S_8 、 \cdots 、 S_1 ,则它们的状态编码应符合表 5.4.4 的规定。而且,这 10 个状态都是必不可少的,不需要进行状态化简。

下面的工作就需要选定触发器的类型和各个触发器的时钟信号了。假如选用 JK 触发器组成这个电路。为便于选取各个触发器的时钟信号,可以由状态转换图画出电路的时序图,如图 5.4.31 所示。

为触发器挑选时钟信号的原则是:第一,触发器的状态应该翻转时必须有时钟信号发生;第二,触发器的状态不应翻转时“多余的”时钟信号越少越好,这有利于触发器状态方程和驱动方程的化简。根据上述原则,选定 FF_0 的时钟信




图 5.4.30 例 5.4.6 电路的状态转换图




图 5.4.31 例 5.4.6 电路的时序图

号 CP_3 为计数输入脉冲, FF_1 的时钟信号 CP_1 取自 $\overline{Q_0}$, FF_2 的时钟信号 CP_2 取自 $\overline{Q_1}$, FF_3 的时钟信号 CP_3 取自 $\overline{Q_0}$ 。

为了求电路的状态方程, 需要作出电路次态的卡诺图, 如图 5.4.32 所示。然后再将它分解为图 5.4.33 中的 4 个分别表示 Q_3^{n+1} 、 Q_2^{n+1} 、 Q_1^{n+1} 和 Q_0^{n+1} 的卡诺图。在这 4 个卡诺图中, 把没有时钟信号的次态也作为任意项处理, 以利于状态方程的化简。例如在图 5.4.33(a) Q_3^{n+1} 的卡诺图中, 当现态为 1001、0111、0101、0011、0001 时, 电路向次态转换过程中 CP_3 没有下降沿产生, 因而 Q_3^{n+1} 的状态方程无效, 可以任意设定它的次态。另外, 由于正常工作时不会出现 $Q_3 Q_2 Q_1 Q_0 = 1010 \sim 1111$ 这 6 个状态, 所以也把它们作为卡诺图中的任意项处理。

由图 5.4.33 的卡诺图得到电路的状态方程为

$$\begin{cases} Q_3^{n+1} = \overline{Q_3} \overline{Q_2} \overline{Q_1} \cdot cp_3 \\ Q_2^{n+1} = \overline{Q_2} \cdot cp_2 \\ Q_1^{n+1} = (Q_3 + Q_2 \overline{Q_1}) \cdot cp_1 \\ Q_0^{n+1} = \overline{Q_0} \cdot cp_0 \end{cases} \quad (5.4.21)$$

Q_3Q_2 \ Q_1Q_0		00	01	11	10
00	1001	0000	0010	0001	
01	0011	0100	0110	0101	
11	××××	××××	××××	××××	
10	0111	1000	××××	××××	

图 5.4.32 异步十进制减法计数器次态
($Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} Q_0^{n+1}$) 的卡诺图




图 5.4.33 图 5.4.32 卡诺图的分解

式中用小写的 cp_0 、 cp_1 、 cp_2 、 cp_3 强调说明,只有当这些时钟信号到达时,状态方程才是有效的,否则触发器将保持原来的状态不变。 cp_0 、 cp_1 、 cp_2 、 cp_3 在这里只代表 4 个脉冲信号,而不是 4 个逻辑变量。

将式(5.4.21)化为 JK 触发器的标准形式得到

$$\begin{cases} Q_3^{n+1} = [(\overline{Q_2} \overline{Q_1}) \overline{Q_3} + \overline{1} \cdot Q_3] \cdot cp_3 \\ Q_2^{n+1} = (1 \cdot \overline{Q_2} + \overline{1} \cdot Q_2) \cdot cp_2 \\ Q_1^{n+1} = [Q_3(Q_1 + \overline{Q_1}) + Q_2 \overline{Q_1}] \cdot cp_1 \\ \quad = [(Q_3 + Q_2) \overline{Q_1} + Q_3 Q_1] \cdot cp_1 = [(\overline{Q_3} \overline{Q_2}) \overline{Q_1} + \overline{1} \cdot Q_1] \cdot cp_1 \\ Q_0^{n+1} = (1 \cdot \overline{Q_0} + \overline{1} \cdot Q_0) \cdot cp_0 \end{cases} \quad (5.4.22)$$

因为电路正常工作时不会出现 $Q_3 Q_1 = 1$ 的情况,所以在 Q_1^{n+1} 的方程式中删去了这一项。

从式(5.4.22)得到每个触发器应有的驱动方程为

$$\begin{cases} J_3 = \overline{Q_2} \overline{Q_1}, & K_3 = 1 \\ J_2 = K_2 = 1 \\ J_1 = \overline{Q_3} \overline{Q_2}, & K_1 = 1 \\ J_0 = K_0 = 1 \end{cases} \quad (5.4.23)$$

根据状态转换表画出的输出 B 卡诺图如图 5.4.34 所示。

由图得到

$$B = \overline{Q_3} \overline{Q_2} \overline{Q_1} \overline{Q_0} \quad (5.4.24)$$

按照式(5.4.23)和式(5.4.24)画出的逻辑图如图 5.4.35 所示。

$Q_3 Q_2$		$Q_1 Q_0$			
		00	01	11	10
$Q_3 Q_2$	00	1	0	0	0
	01	0	0	0	0
	11	×	×	×	×
	10	0	0	×	×

图 5.4.34 例 5.4.6 电路输出的卡诺图




图 5.4.35 异步十进制减法计数器的逻辑图

最后需要检查一下设计的电路能否自启动。将 1010~1111 这 6 个无效状

态分别代入状态方程求其次态,结果表明电路是可以自启动的。完整的电路状态转换图如图 5.4.36 所示。




图 5.4.36 图 5.4.35 电路的状态转换图

* 5.5 时序逻辑电路中的竞争-冒险现象

因为时序逻辑电路通常都包含组合逻辑电路和存储电路两个组成部分,所以它的竞争-冒险现象也包含两个方面。

一个方面是其中的组合逻辑电路部分可能发生的竞争-冒险现象。产生这种现象的原因已在第 3.4.1 节中讲过。这种由于竞争而产生的尖峰脉冲并不影响组合逻辑电路的稳态输出,但如果它被存储电路中的触发器接收,就可能引起触发器的误翻转,造成整个时序电路的误动作,这种现象必须绝对避免。消除组合逻辑电路中竞争-冒险现象的方法已在第 3.4.3 节中作了介绍,这里不再重复。

另一个方面是存储电路(或者说是触发器)工作过程中发生的竞争-冒险现象,这也是时序电路所特有的一个问题。

在讨论触发器的动态特性时曾经指出,为了保证触发器可靠地翻转,输入信号和时钟信号在时间配合上应满足一定的要求。然而当输入信号和时钟信号同时改变,而且途经不同路径到达同一触发器时,便产生了竞争。竞争的结果有可能导致触发器误动作,这种现象称为存储电路(或触发器)的竞争-冒险现象。

例如,在图 5.5.1 给出的八进制异步计数器电路中,就存在着这种存储电路的竞争-冒险现象。

计数器由 3 个主从 JK 触发器 FF_1 、 FF_2 、 FF_3 和两个反相器 G_1 、 G_2 组成。其中 FF_1 工作在 $J_1 = K_1 = 1$ 的状态,每次 CP_1 的下降沿到达时它都要翻转。 FF_2 同样也工作在 $J_2 = K_2 = 1$ 的状态,所以每次 $\overline{Q_1}$ 由高电平跳变为低电平时




图 5.5.1 说明时序电路竞争-冒险现象的例子

都要翻转。FF₃ 的情况要复杂一些。由于 CP₃ 取自 Q₁ (经过两级反相器延迟), 而 J₃ = K₃ = Q₂, FF₂ 的时钟信号又取自 $\overline{Q_1}$, 因而当 F₁ 由 0 变成 1 时 FF₃ 的输入信号和时钟电平同时改变, 导致了竞争-冒险现象的发生。

如果 Q₁ 从 0 变成 1 时 Q₂ 的变化首先完成, CP₃ 的上升沿随后才到, 那么在 CP₃ = 1 的全部时间里 J₃ 和 K₃ 的状态将始终不变, 就可以根据 CP₃ 下降沿到达时 Q₂ 的状态决定 FF₃ 是否该翻转。由此即可得到表 5.5.1(a) 的状态转换表和图 5.5.2 中以实线表示的状态转换图。显然这是一个八进制计数器。

表 5.5.1 图 5.5.1 电路的状态转换表

(a)				(b)			
计数顺序	电路状态			计数顺序	电路状态		
	Q ₁	Q ₂	Q ₃		Q ₁	Q ₂	Q ₃
0	0	0	0	0	0	0	0
1	1	1	0	1	1	1	0
2	0	1	1	2	0	1	1
3	1	0	1	3	1	0	1
4	0	0	1	4	0	0	0
5	1	1	1				
6	0	1	0				
7	1	0	0				
8	0	0	0				

反之, 如果 Q₁ 从 0 变成 1 时 CP₃ 的上升沿首先到达 F₃, 而 Q₂ 的变化在后, 则 CP₃ = 1 的期间里 J₃ 和 K₃ 的状态可能发生变化, 这就不能简单地凭 CP₃ 下降沿到达时 Q₂ 的状态来决定 Q₃ 的次态了。例如, 在 Q₁Q₂Q₃ 从 011 变成 101 时, FF₁ 从 0 变为 1。由于 CP₃ 首先从低电平变成了高电平而 Q₂ 原来的 1 状态尚未改变, 所以在很短的




图 5.5.2 例 5.5.1 电路的状态转换图

时间里出现了 J_3 、 K_3 、 CP_3 同时为高电平的状态,使 FF_3 的主触发器翻转成 0 状态。在下一个计数脉冲到达后,产生 CP_3 的下降沿,虽然这时 Q_2 已变为 0 状态,使 $J_3 = K_3 = 0$,但由于 FF_3 的主触发器已经是 0 状态了,从触发器仍要翻转为 0 状态,使 $Q_1 Q_2 Q_3 = 000$ 。于是又得到另外一个状态转换表,如表 5.5.1(b) 所示。对应的状态转换图将如图 5.5.2 中的虚线所示。倘若在设计时无法确切知道 CP_3 和 Q_2 哪一个先改变状态,那么也就不能确定电路状态转换的规律。

为了确保 CP_3 的上升沿在 Q_2 的新状态稳定建立以后才到达 FF_3 ,可以在 Q_1 到 CP_3 的传输通道上增加延迟环节。图 5.5.1 中的两个反相器 G_1 和 G_2 就是作延迟环节用的。只要 G_1 和 G_2 的传输延迟时间足够长,一定能使 Q_2 的变化先于 CP_3 的变化,保证电路按八进制计数循环正常工作。

在同步时序电路中,由于所有的触发器都在同一时钟操作下动作,而在此之前每个触发器的输入信号均已处于稳定状态,因而可以认为不存在竞争现象。因此,一般认为存储电路的竞争-冒险现象仅发生在异步时序电路中。

在有些规模较大的同步时序电路中,由于每个门的带负载能力有限,所以经常是先用一个时钟信号同时驱动几个门电路,然后再由这几个门电路分别去驱动若干个触发器。由于每个门的传输延迟时间不同,严格地讲系统已不是真正的同步时序电路了,故仍有可能发生存储电路的竞争-冒险现象。

图 5.5.3(a) 中的移位寄存器就是这样的一个例子。由于触发器的数目较多,所以采用分段供给时钟信号的方式。触发器 $FF_1 \sim FF_{12}$ 的时钟信号 CP_1 由门 G_1 供给, $FF_{13} \sim FF_{24}$ 的时钟信号 CP_2 由门 G_2 供给。如果 G_1 和 G_2 的传输延迟时间不同,则 CP_1 和 CP_2 之间将产生时间差,发生时钟偏移现象。

时钟信号偏移有可能造成移位寄存器的误动作。譬如说, G_1 的传输延迟时间 t_{pd1} 比 G_2 的传输延迟时间 t_{pd2} 小得多,如图 5.5.3(b) 所示,则当 \overline{CP} 输入一个负跳变时 CP_1 的上升沿将先于 CP_2 的上升沿到达,使 FF_{12} 先于 FF_{13} 动作。如果两个门的传输延迟时间之差大于 FF_{12} 的传输延迟时间,那么 CP_2 的上升沿到 FF_{13} 时 FF_{12} 已经翻转为新状态了。这时 FF_{13} 接收的是 FF_{12} 的新状态,而把 FF_{12} 原来的状态丢失了,移位的结果是错误的。


相反,如果 CP_2 领先于 CP_1 到达,就不会发生错移位的现象。

假如使用的是维持阻塞结构触发器,则对输入信号还要求有一段保持时间 t_H (见第 4.4.4 节),因而能计算出对时钟信号偏移的限制为


$$t_{pd2} - t_{pd1} < t_{PLH} - t_H \quad (5.5.1)$$

为了提高电路的工作可靠性,防止错移位现象发生,应挑选延迟时间长的反相器作 G_1 , 延迟时间短的作 G_2 。但这种做法显然是不方便的。实际上可以利用增加 FF_{12} 的 Q 端到 FF_{13} 的 D 端之间的传输延迟时间来解决。具体的作法可

以在 FF_{12} 的 \overline{Q} 端与 FF_{13} 的 D 端之间串进一级反相器(如图 5.5.4(a)所示),也可以在 FF_{12} 的 Q 端与地之间接入一个很小的电容(如图 5.4.4(b)所示)。



(a)




(b)


图 5.5.3 移位寄存器中的时钟偏移现象

(a) 电路图

(b) 时钟信号波形



(a)



(b)

图 5.5.4 防止移位寄存器错移的方法

(a) 接入反相器作延迟环节

(b) 接入延迟电容

本章小结

时序逻辑电路与组合逻辑电路不同,在逻辑功能及其描述方法、电路结构、分析方法和设计方法上都有区别于组合逻辑电路的明显特点。

在时序逻辑电路中,任时刻的输出信号不仅和当时的输入信号有关,而且

还与电路原来的状态有关,这就是时序电路在逻辑功能上的特点。因此,任意时刻下时序电路的状态和输出均可以表示为输入变量和电路原来状态(亦称状态变量)的逻辑函数。这种表示时序电路逻辑功能的方法即所谓时序机。

通常用于描述时序电路逻辑功能的方法(即时序机的表达形式)有方程组(由状态方程、驱动方程和输出方程组成)、状态转换表、状态转换图和时序图等几种。它们各具特色,在不同场合各有应用。其中方程组是和具体电路结构直接对应的一种表达方式。在分析时序电路时,一般首先是从电路图写出方程组;在设计时序电路时,也是从方程组才能最后画出逻辑图。状态转换表和状态转换图的特点是给出了电路工作的全部过程,能使电路的逻辑功能一目了然,这也正是在得到了方程组以后往往还要画出状态转换图或列出状态转换表的原因。时序图的表示方法便于进行波形观察,因而最宜用在实验调试当中。

为了记忆电路的状态,时序电路必须包含存储电路,同时存储电路又和输入逻辑变量一起,决定输出的状态(如图 5.1.2 的结构图所示),这就是时序电路在电路结构上的特点。不过在实际的时序电路中并不是每一个都具备这样完整的结构形式。例如,有的可以没有输入逻辑变量(例如计数器),有的输出仅仅取决于电路的状态而不与输入信号直接相联系(例如穆尔型电路),有的甚至没有组合电路部分(例如环形计数器),等等。然而只要是时序电路,那么它必须包含存储电路,而且输出必须与电路状态相关。

由于具体的时序电路千变万化,所以它们的种类不胜枚举。本章介绍的寄存器、移位寄存器、计数器、顺序脉冲发生器和序列信号发生器只是其中常见的几种。因此,必须掌握时序电路的共同特点和一般的分析方法和设计方法,才能适应对各种时序电路进行分析或设计的需要。

在第 5.2 节和第 5.4 节中介绍了分析和设计时序电路的一般步骤。对于任何复杂的时序电路,这些步骤和方法都是适用的。当然,这并不是说解决任何简单的时序电路问题都必须机械地按这些步骤进行。例如,分析环形计数器和扭环形计数器时,从物理概念出发很容易画出它们的状态转换图,无须重复第 5.2 节中的分析步骤。

由于时序电路通常包含组合电路和存储电路两部分,所以时序电路中的竞争-冒险现象也有两个方面。一方面组合电路因竞争-冒险而产生的尖峰脉冲如果被存储电路接收,引起触发器翻转,则电路将发生误动作。另一方面存储电路本身也存在竞争-冒险问题。存储电路中竞争-冒险现象的实质是由于触发器的输入信号和时钟信号同时改变而在时间上配合不当,从而可能导致触发器误动作。因为这种现象一般只发生在异步时序电路中,所以在设计较大的时序系统时多数都采用同步时序电路。

自我检测题

(一) 试比较时序逻辑电路和组合逻辑电路在逻辑功能上和电路结构上有何不同。

(二) 指出下列各种电路结构类型的触发器中哪些能构成移位寄存器, 哪些不能构成移位寄存器。如果能够, 请在()内画√, 否则画×:

(1) 基本 RS 触发器(); (2) 同步 RS 触发器(); (3) 主从结构触发器(); (4) 维持阻塞触发器(); (5) 用 CMOS 传输门的边沿触发器()。

(三) 分析图 T5.3 时序电路的逻辑功能, 写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图和时序图。

(四) 试画出用 4 片 4 位双向移位寄存器 74LS194 组成 16 位环形计数器的接线图。74LS194 的电路图和功能表见图 5.3.7 和表 5.3.2。

(五) 画出用上升沿触发的维持阻塞触发器组成 4 位异步二进制加法计数器和减法计数器的逻辑图。

(六) 分析图 T5.6 时序电路的逻辑功能, 写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图, 并说明该电路能否自启动。




图 T5.3




图 T5.6

(七) 试用 JK 触发器和门电路设计一个同步七进制计数器。

(八) 试用同步十六进制计数器 74LS161 接成十二进制计数器。74LS161 的功能表见表 5.3.4。它的外部引线排列及功能与 74161 相同。

(九) 画出用两片同步十进制计数器 74160 接成同步三十一进制计数器的接线图。可以附加必要的门电路。74160 的逻辑图和功能表见图 5.3.22 和表 5.3.4。

思考题和习题

[题 5.1] 分析图 P5.1 时序电路的逻辑功能, 写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图, 说明电路能否自启动。

[题 5.2] 试分析图 P5.2 时序电路的逻辑功能, 写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图。A 为输入逻辑变量。

[题 5.3] 试分析图 P5.3 时序电路的逻辑功能, 写出电路的驱动方程、状态方程和输出

方程,画出电路的状态转换图,检查电路能否自启动。




图 P5.1




图 P5.2




图 P5.3

[题 5.4] 分析图 P5.4 给出的时序电路,画出电路的状态转换图,检查电路能否自启动,说明电路实现的功能。 A 为输入变量。




图 P5.4

[题 5.5] 分析图 P5.5 的时序逻辑电路,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明电路能否自启动。

[题 5.6] 试画出用 4 片 74LS194 组成 16 位双向移位寄存器的逻辑图。74LS194 的功能表见表 5.3.2。




图 P5.5

[题 5.7] 在图 P5.7 电路中,若两个移位寄存器中的原始数据分别为 $A_3 A_2 A_1 A_0 = 1001$, $B_3 B_2 B_1 B_0 = 0011$,试问经过 4 个 CP 信号作用以后两个寄存器中的数据如何? 这个电路完成什么功能?




图 P5.7

[题 5.8] 分析图 P5.8 的计数器电路,说明这是多少进制的计数器。十进制计数器 74160 的功能表见表 5.3.4。




图 P5.8

[题 5.9] 分析图 P5.9 的计数器电路,画出电路的状态转换图,说明这是多少进制的计数器。十六进制计数器 74LS161 的功能表如表 5.3.4 所示。

[题 5.10] 试用 4 位同步二进制计数器 74LS161 接成十二进制计数器,标出输入、输出端。可以附加必要的门电路。74LS161 的功能表见表 5.3.4。

[题 5.11] 试分析图 P5.11 的计数器在 $M=1$ 和 $M=0$ 时各为几进制。74160 的功能表见表 5.3.4。




图 P5.9




图 P5.11

[题 5.12] 图 P5.12 电路是可变进制计数器。试分析当控制变量 A 为 1 和 0 时电路各为几进制计数器。74LS161 的功能表见表 5.3.4。




图 P5.12

[题 5.13] 设计一个可控进制的计数器, 当输入控制变量 $M=0$ 时工作在五进制, $M=1$ 时工作在十五进制。请标出计数输入端和进位输出端。

[题 5.14] 分析图 P5.14 给出的计数器电路, 画出电路的状态转换图, 说明这是几进制计数器。74LS290 的电路见图 5.3.32。

[题 5.15] 试分析图 P5.15 计数器电路的分频比(即 Y 与 CP 的频率之比)。74LS161 的功能表见表 5.3.4。

[题 5.16] 图 P5.16 电路是由两片同步十进制计数器 74160 组成的计数器, 试分析这




图 P5.14




图 P5.15




图 P5.16

是多少进制的计数器,两片之间是几进制。74160 的功能表见表 5.3.4。

[题 5.17] 分析图 P5.17 给出的电路,说明这是多少进制的计数器,两片之间是多少进制。74LS161 的功能表见表 5.3.4。

[题 5.18] 用同步十进制计数器芯片 74160 设计一个三百六十五进制的计数器。要求各位间为十进制关系。允许附加必要的门电路。74160 的功能表见表 5.3.4。

[题 5.19] 设计一个数字钟电路,要求能用七段数码管显示从 0 时 0 分 0 秒到 23 时 59 分 59 秒之间的任一时刻。

[题 5.20] 图 P5.20 所示电路是用二—十进制优先编码器 74LS147 和同步十进制计数器 74160 组成的可控分频器,试说明当输入控制信号 A、B、C、D、E、F、G、H、I 分别为低电平时由 Y 端输出的脉冲频率各为多少。已知 CP 端输入脉冲的频率为 10kHz。74LS147 的




图 P5.17

功能表如表 3.3.3 所示, 74160 的功能表见表 5.3.4。




图 P5.20

[题 5.21] 试用同步十进制可逆计数器 74LS190 和二 - 十进制优先编码器 74LS147 设计一个工作在减法计数状态的可控分频器。要求在控制信号 A 、 B 、 C 、 D 、 E 、 F 、 G 、 H 分别为 1 时分频比对应为 $1/2$ 、 $1/3$ 、 $1/4$ 、 $1/5$ 、 $1/6$ 、 $1/7$ 、 $1/8$ 、 $1/9$ 。74LS190 的逻辑图见图 5.3.25, 它的功能表如表 5.3.5, 可以附加必要的门电路。

[题 5.22] 图 P5.22 是一个移位寄存器型计数器, 试画出它的状态转换图, 说明这是几进制计数器, 能否自启动。

[题 5.23] 试利用同步十六进制计数器 74LS161 和 4 线 - 16 线译码器 74LS154 设计节拍脉冲发生器, 要求从 12 个输出端顺序、循环地输出等宽的负脉冲。74LS154 的逻辑框图及说明见[题 3.9]。74LS161 的功能表见表 5.3.4。




图 P5.22

[题 5.24] 设计一个序列信号发生器电路,使之在一系列 CP 信号作用下能周期性地输出“0010110111”的序列信号。

[题 5.25] 设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按表 P5.25 规定的顺序转换状态。表中的 1 表示“亮”,0 表示“灭”。要求电路能自启动,并尽可能采用中规模集成电路芯片。

表 P 5.25

CP 顺序	红	黄	绿
0	0	0	0
1	1	0	0
2	0	1	0
3	0	0	1
4	1	1	1
5	0	0	1
6	0	1	0
7	1	0	0
8	0	0	0

[题 5.26] 用 JK 触发器和门电路设计一个 4 位循环码计数器,它的状态转换表应如表 P5.26 所示。

表 P 5.26

计数顺序	电路状态				进位输出 C
	Q_3	Q_2	Q_1	Q_0	
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	1	0
3	0	0	1	0	0
4	0	1	1	0	0
5	0	1	1	1	0
6	0	1	0	1	0
7	0	1	0	0	0
8	1	1	0	0	0
9	1	1	0	1	0
10	1	1	1	1	0
11	1	1	1	0	0
12	1	0	1	0	0
13	1	0	1	1	0
14	1	0	0	1	0
15	1	0	0	0	1
16	0	0	0	0	0

[题 5.27] 用 D 触发器和门电路设计一个十进制计数器,并检查设计的电路能否自启动。

[题 5.28] 设计一个控制步进电动机三相六状态工作的逻辑电路。如果用 1 表示电机绕组导通,0 表示电机绕组截止,则 3 个绕组 ABC 的状态转换图应如图 P5.28 所示。M 为输

入控制变量,当 $M=1$ 时为正转, $M=0$ 时为反转。




图 P5.28

[题 5.29] 设计一个自动售邮票机的逻辑电路。每次只允许投入一枚五角或一元的硬币,累计投入两元硬币给出一张邮票。如果投入一元五角硬币以后再投入一枚一元硬币,则给出邮票的同时还应找回五角钱。要求设计的电路能自启动。

第六章 脉冲波形的产生和整形

内 容 提 要

本章限于介绍矩形脉冲波形的产生和整形电路。

在脉冲整形电路中,介绍了最常用的两类整形电路——施密特触发器和单稳态触发器电路。在脉冲振荡电路中,介绍了多谐振荡器电路的几种常见形式——对称式和非对称式多谐振荡器、环形振荡器以及用施密特触发器构成的多谐振荡器等。此外,还对几种不同类型的压控振荡器电路作了概要的介绍。在本章的最后,讨论了广为应用的 555 定时器和用它构成施密特触发器、单稳态触发器和多谐振荡器的方法。

6.1 概述

获取矩形脉冲波形的途径不外乎有两种:一种是利用各种形式的多谐振荡器电路直接产生所需要的矩形脉冲,另一种则是通过各种整形电路把已有的周期性变化波形变换为符合要求的矩形脉冲。当然,在采用整形的方法获取矩形脉冲时,是以能够找到频率和幅度都符合要求的一种已有电压信号为前提的。

在同步时序电路中,作为时钟信号的矩形脉冲控制和协调着整个系统的工作。因此,时钟脉冲的特性直接关系到系统能否正常地工作。为了定量描述矩形脉冲的特性,通常给出图 6.1.1 中所标注的几个主要参数。这些参数是:




图 6.1.1 描述矩形脉冲特性的主要参数

脉冲周期 T ——周期性重复的脉冲序列中,两个相邻脉冲之间的时间间隔。

有时也使用频率 $f = \frac{1}{T}$ 表示单位时间内脉冲重复的次数。

脉冲幅度 V_m ——脉冲电压的最大变化幅度。

脉冲宽度 t_w ——从脉冲前沿到达 $0.5V_m$ 起,到脉冲后沿到达 $0.5V_m$ 为止的一段时间。

上升时间 t_r ——脉冲上升沿从 $0.1V_m$ 上升到 $0.9V_m$ 所需要的时间。

下降时间 t_f ——脉冲下降沿从 $0.9V_m$ 下降到 $0.1V_m$ 所需要的时间。

占空比 q ——脉冲宽度与脉冲周期的比值,亦即 $q = t_w/T$ 。

此外,在将脉冲整形或产生电路用于具体的数字系统时,有时还可能有一些特殊的要求,例如脉冲周期和幅度的稳定性等等。这时还需要增加一些相应的性能参数来说明。

6.2 施密特触发器

施密特触发器(Schmitt Trigger)是脉冲波形变换中经常使用的一种电路。它在性能上有两个重要的特点:

第一,输入信号从低电平上升的过程中,电路状态转换时对应的输入电平,与输入信号从高电平下降过程中对应的输入转换电平不同。

第二,在电路状态转换时,通过电路内部的正反馈过程使输出电压波形的边沿变得很陡。

利用这两个特点不仅能将边沿变化缓慢的信号波形整形为边沿陡峭的矩形波,而且可以将叠加在矩形脉冲高、低电平上的噪声有效地清除。

6.2.1 用门电路组成的施密特触发器

将两级反相器串接起来,同时通过分压电阻把输出端的电压反馈到输入端,就构成了图 6.2.1(a)所示的施密特触发器电路。

假定反相器 G_1 和 G_2 是 CMOS 电路,它们的阈值电压为 $V_{TH} \approx \frac{1}{2}V_{DD}$,且 $R_1 < R_2$ 。

当 $v_i = 0$ 时,因 G_1 、 G_2 接成了正反馈电路,所以 $v_o = V_{OL} \approx 0$ 。这时 G_1 的输入 $v'_i \approx 0$ 。

当 v_i 从 0 逐渐升高并达到 $v'_i = V_{TH}$ 时,由于 G_1 进入了电压传输特性的转折区(放大区),所以 v'_i 的增加将引发如下的正反馈过程





图 6.2.1 用 CMOS 反相器构成的施密特触发器
(a) 电路 (b) 图形符号



于是电路的状态迅速地转换为 $v_O = V_{OH} \approx V_{DD}$ 。由此便可以求出 v_i 上升过程中电路状态发生转换时对应的输入电平 V_{T+} 。因为这时有


$$v_i' = V_{TH} \approx \frac{R_2}{R_1 + R_2} V_{TH}$$

所以

$$V_{T+} = \frac{R_1 + R_2}{R_2} V_{TH} = \left(1 + \frac{R_1}{R_2}\right) V_{TH} \quad (6.2.1)$$

V_{T+} 称为正向阈值电压。

当 v_i 从高电平 V_{DD} 逐渐下降并达到 $v_i' = V_{TH}$ 时, v_i' 的下降会引发又一个正反馈过程



使电路的状态迅速转换为 $v_O = V_{OL} \approx 0$ 。由此又可以求出 v_i 下降过程中电路状态发生转换时对应的输入电平 V_{T-} 。由于这时有

$$v_i' = V_{TH} \approx V_{DD} - (V_{DD} - V_{T-}) \frac{R_2}{R_1 + R_2}$$

所以

$$V_{T-} = \frac{R_1 + R_2}{R_2} V_{TH} - \frac{R_1}{R_2} V_{DD}$$

将 $V_{DD} = 2V_{TH}$ 代入上式后得到

$$V_{T-} = \left(1 - \frac{R_1}{R_2}\right) V_{TH} \quad (6.2.2)$$

V_{T-} 称为负向阈值电压。

我们将 V_{T+} 与 V_{T-} 之差定义为回差电压 ΔV_T , 即

$$\Delta V_T = V_{T+} - V_{T-} \quad (6.2.3)$$

根据式(6.2.1)和式(6.2.2)画出的电压传输特性如图 6.2.2(a)所示。因

为 v_O 和 v_I 的高、低电平是同相的,所以也把这种形式的电压传输特性叫做同相输出的施密特触发特性。




图 6.2.2 图 6.2.1 电路的电压传输特性

(a) 同相输出

(b) 反相输出

如果以图 6.2.1(a) 中的 v'_O 作为输出端,则得到的电压传输特性将如图 6.2.2(b) 所示。由于 v'_O 与 v_I 的高、低电平是反相的,所以把这种形式的电压传输特性叫做反相输出的施密特触发特性。

通过改变 R_1 和 R_2 的比值可以调节 V_{T+} 、 V_{T-} 和回差电压的大小。但 R_1 必须小于 R_2 ,否则电路将进入自锁状态,不能正常工作。

【例 6.2.1】 在图 6.2.1(a) 电路中,如果要求 $V_{T+} = 7.5\text{V}$, $\Delta V_T = 5\text{V}$,试求 R_1 、 R_2 和 V_{DD} 值。

解: 由式(6.2.1)、(6.2.2)和(6.2.3)得到

$$\begin{cases} V_{T+} = \left(1 + \frac{R_1}{R_2}\right) V_{IH} = 7.5\text{V} \\ \Delta V_T = 2 \frac{R_1}{R_2} V_{TH} = 5\text{V} \end{cases}$$

从以上两式解出 $\frac{R_1}{R_2} = 0.5$, $V_{TH} = 5\text{V}$ 。

因此应取 $V_{DD} = 10\text{V}$ 。

为保证反相器 G_2 输出高电平时的负载电流不超过最大允许值 $I_{OH(max)}$, 应使

$$\frac{V_{OH} - V_{IH}}{R_2} < I_{OH(max)} \quad (6.2.4)$$

如果 G_1 、 G_2 选用 CC4069 六反相器,则由手册中查得当 $V_{DD} = 10\text{V}$ 时 $I_{OH(max)} = 1.3\text{mA}$ 。将 $I_{OH(max)}$ 及 V_{OH} ($V_{OH} \approx V_{DD}$)、 V_{TH} 值代入式(6.2.4)求得

$$R_2 > \frac{10 - 5}{1.3} = 3.85\text{k}\Omega$$

故可取 $R_2 = 22\text{k}\Omega$, $R_1 = \frac{1}{2}R_2 = 11\text{k}\Omega$ 。

在使用 TTL 门电路组成施密特触发器时,经常采用图 6.2.3 所示的电路。因为 R_1 和 R_2 的数值不能取得很大,所以串进二极管 D,防止 $v_O = V_{OH}$ 的门 G_2 的负载电流过大。在输入电压由高电平降低的过程中二极管将处于截止状态,这时门 G_1 的输入信号将由另一个输入端加入。




图 6.2.3 用 TTL 门电路接成的施密特触发器

由图可知, $v_1 = 0$ 时 G_1 截止、 G_2 导通,故 $v_O = V_{OL}$ 。

假定门电路的阈值电压为 V_{TH} ,输出的低电平 $V_{OL} = 0$ 。当 v_1 从 0 上升至 V_{TH} 时,由于 G_1 的另一个输入端的电平 v_1' 仍低于 V_{TH} ,所以电路状态并不改变。当 v_1 继续升高,并使 $v_1' = V_{TH}$ 时, G_1 开始导通,而且由于 G_1 、 G_2 间存在着正反馈,所以电路迅速转换为 G_1 导通、 G_2 截止的状态,使 $v_O = V_{OH}$ 。可见,此时对应的输入电平就是 V_{T+} 。如果忽略 $v_1' = V_{TH}$ 时 G_1 的输入电流,则可得到

$$v_1' = V_{TH} = (V_{T+} - V_D) \frac{R_2}{R_1 + R_2}$$

$$\text{故得} \quad V_{T+} = \frac{R_1 + R_2}{R_2} V_{TH} + V_D \quad (6.2.5)$$

其中 V_D 是二极管 D 的导通压降。

当 v_1 由高电平逐渐下降时,只要降至 $v_1 = V_{TH}$ 以后,电路状态立刻发生转换,由于有正反馈的作用,电路迅速返回 $v_O = V_{OL}$ 的状态。因此, v_1 下降时的转换电平为 $V_{T-} = V_{TH}$ 。由此便可求出电路的回差电压为

$$\Delta V_1 = V_{T+} - V_{T-} = \frac{R_1}{R_2} V_{TH} + V_D \quad (6.2.6)$$

6.2.2 集成施密特触发器

由于施密特触发器的应用非常广泛,所以无论是在 TTL 电路中还是在 CMOS 电路中,都有单片集成的施密特触发器产品。

图 6.2.4 是 TTL 电路集成施密特触发器 7413 的电路图。^① 因为在电路的输入部分附加了与的逻辑功能, 同时在输出端附加了反相器, 所以也把这个电路叫做施密特触发的与非门。在集成电路手册中把它归入与非门一类中。





图 6.2.4 带与非功能的 TTL 集成施密特触发器

这个电路包含二极管与门、施密特电路、电平偏移电路和输出电路 4 个部分。其中的核心部分是由 T_1 、 T_2 、 R_2 、 R_3 和 R_4 组成的施密特电路。

施密特电路是通过公共发射极电阻耦合的两级正反馈放大器。假定三极管发射结的导通压降和二二极管的正向导通压降均为 $0.7V$, 那么当输入端的电压使得


$$v'_I - v_E = v_{BE1} < 0.7V$$

则 T_1 将截止而 T_2 饱和导通。若 v'_I 逐渐升高并使 $v_{BE1} > 0.7V$ 时, T_1 进入导通状态, 并有如下的正反馈过程发生



从而使电路迅速转为 T_1 饱和导通、 T_2 截止的状态。

若 v'_I 从高电平逐渐下降, 并且降到 v_{BE1} 只有 $0.7V$ 左右时, i_{C1} 开始减小, 于是又引发了另一个正反馈过程



使电路迅速返回 T_1 截止、 T_2 饱和导通的状态。

可见, 无论 T_2 由导通变为截止还是由截止变为导通, 都伴随有正反馈过程发生, 使输出端电压 v'_O 的上升沿和下降沿都很陡。

^① 严格地讲这是一个 DTL 电路, 即输入端为二极管结构而输出端是三极管结构。

同时,由于 $R_2 > R_3$, 所以 T_1 饱和导通时的 v_E 值必然低于 T_2 饱和导通时的 v_E 值。因此, T_1 由截止变为导通时的输入电压 V'_{T+} 高于 T_1 由导通变为截止时的输入电压 V'_{T-} , 这样就得到了施密特触发特性。若以 V_{F+} 和 V_T 分别表示与 V'_{T+} 和 V'_{T-} 相对应的输入端电压, 则 V_{F+} 同样也一定高于 V_T 。

由图 6.2.4 可以写出 T_1 截止、 T_2 饱和导通时电路的方程为

$$\begin{cases} R_2 i_{B2} + V_{BE(sat)2} + R_4 (i_{R2} + i_{C2}) = V_{CC} \\ R_3 i_{R3} + V_{CE(sat)2} + R_4 (i_{B2} + i_{C2}) = V_{CC} \end{cases} \quad (6.2.7)$$

其中 $V_{BE(sat)2}$ 、 $V_{CE(sat)2}$ 分别表示 T_2 饱和导通时 b-e 间和 c-e 间的压降。假定 $i_{R3} \approx i_{C2}$, 则可从式(6.2.7)求出

$$i_{C2} = \frac{R_4 (V_{CC} - V_{BE(sat)2}) - (R_2 + R_4) (V_{CC} - V_{CE(sat)2})}{R_4^2 - (R_2 + R_4)(R_3 + R_4)} \quad (6.2.8)$$

$$i_{R2} = \frac{R_4 (V_{CC} - V_{CE(sat)2}) - (R_2 + R_4) (V_{CC} - V_{BE(sat)2})}{R_4^2 - (R_2 + R_4)(R_3 + R_4)} \quad (6.2.9)$$

将图 6.2.4 中给定的参数代入式(6.2.8)和式(6.2.9), 并取 $V_{BE(sat)} = 0.8V$, $V_{CE(sat)} = 0.2V$, 于是得到

$$i_{C2} \approx 2.2mA$$

$$i_{R2} \approx 1.3mA$$

$$v_{E2} = R_4 (i_{R2} + i_{C2}) \approx 1.7V$$

$$V'_{T+} = v_{E2} + 0.7V \approx 2.4V$$

另一方面, 当 v'_1 从高电平下降至仅比 R_4 上的压升高 $0.7V$ 以后, T_1 开始脱离饱和, v_{CE1} 开始上升。至 v_{CE1} 大于 $0.7V$ 以后, T_2 开始导通并引起正反馈过程, 因此转换时 R_4 上的压降为

$$v_{E1} = (V_{CC} - v_{CE1}) \frac{R_4}{R_2 + R_4} \quad (6.2.10)$$

将 $v_{CE1} = 0.7V$, $R_2 = 2k\Omega$, $R_4 = 0.48k\Omega$ 代入上式计算后得到

$$v_{E1} \approx 0.8V$$

$$V'_{1-} = v_{E1} + 0.7V \approx 1.5V$$

因为整个电路的输入电压 v_1 等于 v'_1 减去输入端二极管的压降 V_D , 故得

$$V_{T+} = V'_{T+} - V_D \approx 1.7V$$

$$V_T = V'_{T-} - V_D \approx 0.8V$$

$$\Delta V_T = V_{T+} - V_T \approx 0.9V$$

为了降低输出电阻以提高电路的驱动能力, 在整个电路的输出部分设置了倒相级和推拉式输出级电路。

由于 T_2 导通时施密特电路输出的低电平较高(约为 $1.9V$), 若直接将 v'_O

与 T_4 的基极相连,将无法使 T_4 截止,所以必须在 v'_O 与 T_4 的基极之间串进电平偏移电路。这样就使得 $v'_O \approx 1.9V$ 时电平偏移电路的输出仅为 $0.5V$ 左右,保证 T_4 能可靠地截止。

图 6.2.5 为集成施密特触发器 7413 的电压传输特性。对每个具体的器件而言,它的 V_{T+} 、 V_{T-} 都是固定的,不能调节。

图 6.2.6 是 CMOS 集成施密特触发器 CC40106 的电路图。电路的核心部分是由 $T_1 \sim T_6$ 组成的施密特触发电路。如果没有 T_3 和 T_6 存在,那么 T_1 、 T_2 、 T_4 和 T_5 仅仅是一个反相器,无论输入信号 v_i 从高电平降低时还是从低电平升高时转换电平均在 $v_i = \frac{1}{2} V_{DD}$ 附近。




图 6.2.5 集成施密特触发器 7413 的电压传输特性




图 6.2.6 CMOS 集成施密特触发器 CC40106

接入 T_3 和 T_6 以后的情况就不同了。设 P 沟道 MOS 管的开启电压为 $V_{GS(th)P}$, N 沟道 MOS 管的开启电压为 $V_{GS(th)N}$ 。当 $v_i = 0$ 时 T_1 、 T_2 导通而 T_4 、 T_5 截止,这是显而易见的。此刻 v'_O 为高电平 ($v'_O \approx V_{DD}$), 它使 T_3 截止、 T_6 导通并工作在源极输出状态。因此, T_5 源极的电位 v_{S5} 较高, $v_{S5} \approx V_{DD} - V_{GS(th)N}$ 。

在 v_i 逐渐升高的过程中, 当 $v_i > V_{GS(th)N}$ 以后, T_4 导通。但由于 v_{S5} 很高, 即使 $v_i > \frac{1}{2} V_{DD}$, T_5 仍不会导通。当 v_i 继续升高, 直到 T_1 、 T_2 的栅源电压 $|v_{GS1}|$ 、 $|v_{GS2}|$ 减小到 T_1 、 T_2 趋于截止时, T_1 和 T_2 的内阻开始急剧增大, 从而使 v'_O 和 v_{S5} 开始下降, 最终达到 $v_i - v_{S5} \geq V_{GS(th)N}$, 于是 T_5 开始导通并引起如下

的正反馈过程

$$v'_O \downarrow \longrightarrow v_{SS} \downarrow \longrightarrow v_{GS5} \uparrow \longrightarrow R_{ON5} (T_5 \text{ 的导通内阻}) \downarrow$$

从而使 T_5 迅速导通并进入低压降的电阻区。与此同时,随着 v'_O 的下降 T_3 导通,并进而使 T_1 、 T_2 截止, v'_O 下降为低电平。

因此,在 $V_{DD} \gg V_{GS(th)N} + |V_{GS(th)P}|$ 的条件下, v_i 上升过程的转换电平 V_{T+} 要比 $\frac{1}{2} V_{DD}$ 高得多。而且, V_{DD} 越高 V_{T+} 也随之升高。

同理,在 $V_{DD} \gg V_{GS(th)N} + |V_{GS(th)P}|$ 的条件下, v_i 下降过程中的转换电平 V_{T-} 要比 $\frac{1}{2} V_{DD}$ 低得多,其转换过程与 v_i 上升时的情况类似,读者可自行分析。

$T_7 \sim T_{10}$ 组成的整形电路是两个首尾相连的反相器。在 v'_O 上升和下降的过程中,通过两级反相器的正反馈作用,使输出电压波形进一步得到改善。 T_{11} 和 T_{12} 组成输出缓冲级,它不仅提高了电路的带负载能力,还起到了将内部电路与负载隔离的作用。




图 6.2.7 集成施密特触发器 CC40106 的特性

(a) 电压传输特性 (b) V_{DD} 对 V_{T+} 、 V_{T-} 的影响

图 6.2.7 给出了 CC40106 的电压传输特性以及 V_{DD} 对 V_{T+} 和 V_{T-} 影响的关系曲线。由于集成电路内部器件参数差异较大,所以 V_{T+} 、 V_{T-} 的数值有较大的分散性。图 6.2.7(b) 中的曲线说明, V_{T+} 、 V_{T-} 不仅受 V_{DD} 的影响,而且在 V_{DD} 确定时 V_{T+} 、 V_{T-} 值对不同器件可能不完全一样。

6.2.3 施密特触发器的应用

一、用于波形变换

利用施密特触发器状态转换过程中的正反馈作用,可以把边沿变化缓慢的周期性信号变换为边沿很陡的矩形脉冲信号。

在图 6.2.8 的例子中,输入信号是由直流分量和正弦分量叠加而成的,只要输入信号的幅度大于 V_{T+} ,即可在施密特触发器的输出端得到同频率的矩形脉冲信号。

二、用于脉冲整形

在数字系统中,矩形脉冲经传输后往往发生波形畸变,图 6.2.9 中给出了几种常见的情况。

当传输线上电容较大时,波形的上升沿和下降沿将明显变坏,如图 6.2.9(a)所示。当传输线较长,而且接收端的阻抗与传输线的阻抗不匹配时,在波形的上升沿和下降沿将产生振荡现象,如图 6.2.9(b)所示。当其他脉冲信号通过导线间的分布电容或公共电源线叠加到矩形脉冲信号上时,信号上将出现附加的噪声,如图 6.2.9(c)中所示。

无论出现上述的哪一种情况,都可以通过用施密特触发器整形而获得比较理想的矩形脉冲波形。由图 6.2.9 可见,只要施密特触发器的 V_{T+} 和 V_{T-} 设置得合适,均能收到满意的整形效果。

三、用于脉冲鉴幅

由图 6.2.10 可见,若将一系列幅度各异的脉冲信号加到施密特触发器的输入端时,只有那些幅度大于 V_{T+} 的脉冲才会在输出端产生输出信号。因此,施密特触发器能将幅度大于 V_{T+} 的脉冲选出,具有脉冲鉴幅的能力。

此外,利用施密特触发器的滞回特性还能构成多谐振荡器,具体内容将在本章 6.4 节中介绍。




图 6.2.8 用施密特触发器实现波形变换




图 6.2.9 用施密特触发器对脉冲整形




图 6.2.10 用施密特触发器鉴别脉冲幅度

6.3 单稳态触发器

单稳态触发器的工作特性具有如下的显著特点:

第一,它有稳态和暂稳态两个不同的工作状态;

第二,在外界触发脉冲作用下,能从稳态翻转到暂稳态,在暂稳态维持一段时间以后,再自动返回稳态;

第三,暂稳态维持时间的长短取决于电路本身的参数,与触发脉冲的宽度和幅度无关。

由于具备这些特点,单稳态触发器被广泛应用于脉冲整形、延时(产生滞后于触发脉冲的输出脉冲)以及定时(产生固定时间宽度的脉冲信号)等。

6.3.1 用门电路组成的单稳态触发器

单稳态触发器的暂稳态通常都是靠 RC 电路的充、放电过程来维持的。根据 RC 电路的不同接法(即接成微分电路形式或积分电路形式),又把单稳态触发器分为微分型和积分型两种。

一、微分型单稳态触发器

图 6.3.1 是用 CMOS 门电路和 RC 微分电路构成的微分型单稳态触发器。





图 6.3.1 微分型单稳态触发器


对于 CMOS 门电路,可以近似地认为 $V_{OH} \approx V_{DD}$ 、 $V_{OL} \approx 0$,而且通常 $V_{TH} \approx \frac{1}{2} V_{DD}$ 。在稳态下 $v_i = 0$ 、 $v_{i2} = V_{DD}$,故 $v_O = 0$ 、 $v_{O1} = V_{DD}$,电容 C 上没有电压。

当触发脉冲 v_i 加到输入端时,在 R_d 和 C_d 组成的微分电路输出端得到很窄的正、负脉冲 v_d 。当 v_d 上升到 V_{TH} 以后,将引发如下的正反馈过程



使 v_{O1} 迅速跳变为低电平。由于电容上的电压不可能发生突跳,所以 v_{I2} 也同时跳变至低电平,并使 v_O 跳变为高电平,电路进入暂稳态。这时即使 v_{I1} 回到低电平, v_O 的高电平仍将维持。

与此同时,电容 C 开始充电。随着充电过程的进行 v_{I2} 逐渐升高,当升至 $v_{I2} = V_{TH}$ 时,又引发另外一个正反馈过程



如果这时触发脉冲已消失 (v_d 已回到低电平),则 v_{O1} 、 v_{I2} 迅速跳变为高电平,并使输出返回 $v_O = 0$ 的状态。同时,电容 C 通过电阻 R 和门 G_2 的输入保护电路向 V_{DD} 放电,直至电容上的电压为 0,电路恢复到稳定状态。

根据以上的分析,即可画出电路中各点的电压波形,如图 6.3.2 所示。

为了定量地描述单稳态触发器的性能,经常使用输出脉冲宽度 t_w 、输出脉冲幅度 V_m 、恢复时间 T_r 、分辨时间 T_c 等几个参数。

由图 6.3.2 可见,输出脉冲宽度 t_w 等于从电容 C 开始充电到 v_{I2} 上升至 V_{TH} 的这段时间。电容 C 充电的等效电路如图 6.3.3 所示。图中的 R_{ON} 是或非门 G_1 输出低电平时的输出电阻。在 $R_{ON} \ll R$ 的情况下,等效电路可以简化为简单的 RC 串联电路。

根据对 RC 电路过渡过程的分析可知,在电容充、放电过程中,电容上的电压 v_C 从充、放电开始到变化至某一数值 V_{TH} 所经过的时间可以用下式计算

$$t = RC \ln \frac{v_C(\infty) - v_C(0)}{v_C(\infty) - V_{TH}} \quad (6.3.1)$$

其中 $v_C(0)$ 是电容电压的起始值, $v_C(\infty)$ 是电容电压充、放电的终了值。

由图 6.3.2 的波形图可见,图 6.3.1 电路中电容电压从 0 充至 V_{TH} 的时间即 t_w 。将 $v_C(0) = 0$ 、 $v_C(\infty) = V_{DD}$ 代入式(6.3.1)得到

$$t_w = RC \ln \frac{V_{DD} - 0}{V_{DD} - V_{TH}}$$





图 6.3.2 图 6.3.1 电路的电压波形图

$$-RC \ln 2 = 0.69RC \quad (6.3.2)$$

图 6.3.3 图 6.3.1 电路中电容 C 充电的等效电路

输出脉冲的幅度为

$$V_m = V_{OH} - V_{OL} \approx V_{DD} \quad (6.3.3)$$

在 v_O 返回低电平以后,还要等到电容 C 放电完毕电路才恢复为起始的稳态。一般认为经过 3~5 倍于电路时间常数的时间以后, RC 电路已基本达到稳态。图 6.3.1 电路中电容 C 放电的等效电路如图 6.3.4 所示。图中的 D_1 是反相器 G_2 输入保护电路中的二极管。如果 D_1 的正向导通电阻比 R 和门 G_1 的输出电阻 R_{ON} 小得多,则恢复时间为

$$t_{re} \approx (3 \sim 5) R_{ON} C \quad (6.3.4)$$

分辨时间 T_d 是指在保证电路能正常工作的前提下,允许两个相邻触发脉冲之间的最小时间间隔,故有

$$T_d = t_w + t_{re} \quad (6.3.5)$$


微分型单稳态触发器可以用窄脉冲触发。在 v_d 的脉冲宽度大于输出脉冲宽度的情况下,电路仍能工作,但是输出脉冲的下降沿较差。因为在 v_O 返回低电平的过程中 v_d 输入的高电平还存在,所以电路内部不能形成正反馈。

二、积分型单稳态触发器

图 6.3.5 是用 TTL 与非门和反相器以及 RC 积分电路组成的积分型单稳态触发器。为了保证 v_{O1} 为低电平时 v_A 在 V_{TH} 以下, R 的阻值不能取得很大。这个电路用正脉冲触发。

稳态下由于 $v_1 = 0$, 所以 $v_{O1} = V_{OH}$, $v_A = v_{O1} = V_{OH}$ 。

当输入正脉冲以后, v_{O1} 跳变为低电平。但由于电容 C 上的电压不能突变,所以在一段时间里 v_A 仍在 V_{TH} 以上。因此,在这段时间里 G_2 的两个输入端电

图 6.3.4 图 6.3.1 电路中电容 C 放电的等效电路

压同时高于 V_{TH} , 使 $v_O = V_{OL}$, 电路进入暂稳态。同时, 电容 C 开始放电。

然而这种暂稳态不能长久地维持下去, 随着电容 C 的放电 v_A 不断降低, 至 $v_A = V_{TH}$ 后, v_O 回到高电平。待 v_i 返回低电平以后, v_{O1} 又重新变成高电平 V_{OH} , 并向电容 C 充电。经过恢复时间 t_{re} (从 v_i 回到低电平的时刻算起) 以后, v_A 恢复为高电平, 电路达到稳态。电路中各点电压的波形如图 6.3.6 所示。




图 6.3.5 积分型单稳态触发器




图 6.3.6 图 6.3.5 电路的电压波形图

由图可知, 输出脉冲的宽度等于从电容 C 开始放电的一刻到 v_A 下降至 V_{TH} 的时间。为了计算 t_w , 需要画出电容 C 放电的等效电路, 如图 6.3.7(a) 所示。鉴于 v_A 高于 V_{TH} 期间 G_2 的输入电流非常小, 可以忽略不计, 因而电容 C 放电的等效电路可以简化为 $(R + R_O)$ 与 C 串联。这里的 R_O 是 G_1 输出为低电平时的输出电阻。

将图 6.3.7(b) 曲线给出的 $v_C(0) = V_{OH}$, $v_C(\infty) = V_{OL}$ 代入式 (6.3.1) 即可得到

$$t_w = (R + R_O) C \ln \frac{V_{OL} - V_{OH}}{V_{OL} - V_{TH}} \quad (6.3.6)$$

输出脉冲的幅度为

$$V_m = V_{OH} - V_{OL} \quad (6.3.7)$$


恢复时间等于 v_{O1} 跳变为高电平后电容 C 充电至 V_{OH} 所经过的时间。若取充电时间常数的 3~5 倍时间为恢复时间, 则得

$$t_{re} \approx (3 \sim 5)(R + R'_O) C \quad (6.3.8)$$

其中 R'_O 是 G_1 输出高电平时的输出电阻。这里为简化计算而没有计入 G_2 输入电路对电容充电过程的影响, 所以算出的恢复时间是偏于安全的。

这个电路的分辨时间应为触发脉冲的宽度 T_{TR} 和恢复时间之和, 即

$$T_d = T_{TR} + t_{re} \quad (6.3.9)$$

图 6.3.7 图 6.3.5 电路中电容 C 的放电回路和 v_A 的波形(a) 放电回路 (b) v_A 的波形

与微分型单稳态触发器相比,积分型单稳态触发器具有抗干扰能力较强的优点。因为数字电路中的噪声多为尖峰脉冲的形式(即幅度较大而宽度极窄的脉冲),而积分型单稳态触发器在这种噪声作用下不会输出足够宽度的脉冲。

积分型单稳态触发器的缺点是输出波形的边沿比较差,这是由于电路的状态转换过程中没有正反馈作用的缘故。此外,这种积分型单稳态触发器必须在触发脉冲的宽度大于输出脉冲宽度时方能正常工作。

6.3.2 集成单稳态触发器

鉴于单稳态触发器的应用十分普遍,在 TTL 电路和 CMOS 电路的产品中,都生产了单片集成的单稳态触发器器件。

使用这些器件时只需要很少的外接元件和连线,而且由于器件内部电路一般还附加了上升沿与下降沿触发的控制和置零等功能,使用极为方便。此外,由于将元、器件集成于同一芯片上,并且在电路采取了温漂补偿措施,所以电路的温度稳定性比较好。

一、TTL 集成单稳态触发器

图 6.3.8 是 TTL 集成单稳态触发器 74121 简化的原理性逻辑图。它是在普通微分型单稳态触发器的基础上附加以输入控制电路和输出缓冲电路而形成的。




图 6.3.8 集成单稳态触发器 74121 的逻辑图

门 G_5 、 G_6 、 G_7 和外接电阻 R_{ext} 、外接电容 C_{ext} 组成微分型单稳态触发器。如果把 G_5 和 G_6 合在一起视为一个具有施密特触发特性的或非门，则这个电路与图 6.3.1 所讨论过的微分型单稳态触发器基本相同。它用门 G_4 给出的正脉冲触发，输出脉冲的宽度由 R_{ext} 和 C_{ext} 的大小决定。

门 $G_1 \sim G_4$ 组成的输入控制电路用于实现上升沿触发或下降触发的控制。需要用上升沿触发时，触发脉冲由 B 端输入，同时 A_1 或 A_2 当中至少要有一个接至低电平。当触发脉冲的上升沿到达时，因为门 G_4 的其他三个输入端均处于高电平，所以 v_{15} 也随之跳变为高电平，并触发单稳态电路使之进入暂稳态，输出端跳变为 $v_0 = 1$ 、 $\bar{v}_0 = 0$ 。与此同时， \bar{v}_0 的低电平立即将门 G_2 和 G_3 组成的触发器置零，使 v_{15} 返回低电平。可见， v_{15} 的高电平持续时间极短，与触发脉冲的宽度无关。这就可以保证在触发脉冲宽度大于输出脉冲宽度时输出脉冲的下降沿仍然很陡。因此，74121 具有边沿触发的性质。

在需要用下降沿触发时，触发脉冲则应由 A_1 或 A_2 输入（另一个应接高电平），同时将 B 端接高电平。触发后电路的工作过程和上升沿触发时相同。

表 6.3.1 是 74121 的功能表，图 6.3.9 是 74121 在触发脉冲作用下的波形图。

输出缓冲电路由反相器 G_8 和 G_9 组成，用于提高电路的带负载能力。

根据门 G_6 输出端的电路结构和门 G_7 输入端的电路结构可以求出计算输出脉冲宽度的公式^①

$$\begin{aligned} t_w &\approx R_{ext} C_{ext} \ln 2 \\ &= 0.69 R_{ext} C_{ext} \end{aligned} \quad (6.3.10)$$

① 参见参考资料[6]第 316 页。

通常 R_{ext} 的取值在 $2\text{k}\Omega \sim 30\text{k}\Omega$ 之间, C_{ext} 的取值在 $10\text{pF} \sim 10\mu\text{F}$ 之间, 得到的 T_w 范围可达 $20\text{ns} \sim 200\text{ms}$ 。

另外, 还可以使用 74121 内部设置的电阻 R_{int} 取代外接电阻 R_{ext} , 以简化外部接线。不过因 R_{int} 的阻值不太大(约为 $2\text{k}\Omega$), 所以在希望得到较宽的输出脉冲时, 仍需使用外接电阻。图 6.3.10 示出了使用外接电阻和内部电阻时电路的连接方法。




图 6.3.9 集成单稳态触发器 74121 的工作波形图

表 6.3.1 集成单稳态触发器 74121 的功能表

输 入			输 出	
A_1	A_2	B	v_O	\bar{v}_O
0	×	1	0	1
×	0	1	0	1
×	×	0	0	1
1	1	×	0	1
1	\downarrow	1	\square	\sqcup
\downarrow	1	1	\square	\sqcup
\downarrow	\downarrow	1	\square	\sqcup
0	×	\downarrow	\square	\sqcup
×	0	\downarrow	\square	\sqcup

目前使用的集成单稳态触发器有不可重复触发型和可重复触发型两种。不可重复触发的单稳态触发器一旦被触发进入暂稳态以后, 再加入触发脉冲不会影响电路的工作过程, 必须在暂稳态结束以后, 它才能接受下一个触发脉冲而转入暂稳态, 如图 6.3.11(a) 所示。而可重复触发的单稳态触发器就不同了。在电路被触发而进入暂稳态以后, 如果再次加入触发脉冲, 电路将重新被触发, 使输出脉冲再继续维持一个 t_w 宽度, 如图 6.3.11(b) 所示。

74121、74221、74LS221 都是不可重复触发的单稳态触发器。属于可重复触发的触发器有 74122、74LS122、74123、74LS123 等。

有些集成单稳态触发器上还设置有复位端(例如 74221、74122、74123 等)。




图 6.3.10 集成单稳态触发器 74121 的外部连接方法

(a) 使用外接电阻 R_{ext} (下降沿触发) (b) 使用内部电阻 R_{int} (上升沿触发)

通过在复位端加入低电平信号能立即终止暂稳态过程,使输出端返回低电平。

二、CMOS 集成单稳态触发器

现以 CC14528 为例介绍一下 CMOS 单稳态触发器的工作原理。

图 6.3.12 是 CC14528 的逻辑图。由图可见,除去外接电阻 R_{ext} 和外接电容 C_{ext} 以外,CC14528 本身包含三个组成部分:门 G_{10} 、 G_{11} 、 G_{12} 和 T_1 (P 沟道)、 T_2 (N 沟道)组成的三态门;门 $G_1 \sim G_9$ 组成的输入控制电路;门 $G_{13} \sim G_{16}$ 组成的输出缓冲电路。 A 为下降沿触发输入端, B 为上升沿触发输入端, \bar{R} 为置零输入端, v_O 和 \bar{v}_O 是两个互补输出端。

电路的核心部分是由积分电路 (R_{ext} 和 C_{ext})、三态门和三态门的控制电路构成的积分型单稳态触发器。

在没有触发信号时 ($A = 1, B = 0$) 电路处于稳态,门 G_4 的输出 v_{O4} 肯定停在高电平。倘若接通电源后 G_3 和 G_4 组成的触发器停在了 v_{O4} 等于低电平的状态,由于电容上的电压 v_C 开始接通电源瞬间也是低电平,所以门 G_6 输出低电平并使 G_7 输出为高电平、 G_8 输出为低电平。于是 v_{O4} 被置成高电平。如果接通电源后 v_{O4} 已为高电平,则由门 G_6 和 G_7 组成




图 6.3.11 不可重复触发型与可重复触发型单稳态触发器的工作波形

(a) 不可重复触发型 (b) 可重复触发型




图 6.3.12 集成单稳态触发器 CC14528 的逻辑图

的触发器一定处于 v_{O7} 为低电平的状态，故 G_8 的输出为高电平， v_{O4} 的高电平状态将保持不变。

由于这时 G_{10} 输出为低电平而 G_{12} 输出为高电平，因而 T_1 和 T_2 同时截止， C_{ext} 通过 R_{ext} 被充电，最终稳定在 $v_C = V_{DD}$ ，所以输出 $v_O = 0$ 、 $\bar{v}_O = 1$ 。

在采用上升沿触发时，从 B 端加入正的触发脉冲（A 保持为高电平）， G_3 和 G_4 组成的触发器立即被置成 $v_{O4} = 0$ 的状态，从而使 G_{10} 的输出变为高电平， T_2 导通， C_{ext} 开始放电。当 v_C 下降到 G_{13} 的转换电平 V_{TH13} 时，输出状态改变，成为 $v_O = 1$ ， $\bar{v}_O = 0$ ，电路进入暂稳态。

但这种状态不会一直持续下去，当 v_C 进一步下降，降至 G_9 的阈值电压 V_{TH9} 时， G_9 的输出变成低电平，并通过 G_7 、 G_8 将 v_{O4} 置成高电平，于是 T_2 截止， C_{ext} 又重新开始充电。当 v_C 充电到 V_{TH13} 时，输出端返回 $v_O = 0$ 、 $\bar{v}_O = 1$ 的状态。 C_{ext} 继续充电至 V_{DD} 以后，电路又恢复为稳态。

图 6.3.13 中给出了 v_C 和 v_O 在触发脉冲作用下的工作波形。由图可见，输出脉冲宽度 t_w 等于 v_C 从 V_{TH13} 下降到 V_{TH9} 的放电时间与 v_C 再从 V_{TH9} 充电到 V_{TH13} 的充电时间之和。为了获得较宽的输出脉冲，一般都将 V_{TH13} 设计得较高而将 V_{TH9} 设计得较低。

在要求用下降沿触发时，应从 A 端输入负的触发脉冲，同时令 B 端保持在低电平。

利用 \bar{R} 端置零时，应在 \bar{R} 端加入低电平信号，这时 T_1 导通、 T_2 截止， C_{ext} 通过 T_1 迅速充电到 V_{DD} ，使 $v_O = 0$ 。




图 6.3.13 集成单稳态触发器 CC14528 的工作波形

6.4 多谐振荡器

多谐振荡器是一种自激振荡器,在接通电源以后,不需要外加触发信号,便能自动地产生矩形脉冲。由于矩形波中含有丰富的高次谐波分量,所以习惯上又把矩形波振荡器叫做多谐振荡器。

6.4.1 对称式多谐振荡器

图 6.4.1 所示电路是对称式多谐振荡器的典型电路,它是由两个反相器 G_1 、 G_2 经耦合电容 C_1 、 C_2 连接起来的正反馈振荡回路。

为了产生自激振荡,电路不能有稳定状态。也就是说,在静态下(电路没有振荡时)它的状态必须是不稳定的。由图 6.4.2 反相器的电压传输特性上可以看出,如果能设法使 G_1 、 G_2 工作在电压传输




图 6.4.1 对称式多谐振荡器电路

特性的转折区或线性区,则它们将工作在放大状态,即电压放大倍数 $A_v =$

$\frac{|\Delta v_o|}{|\Delta v_i|} > 1$ 。这时只要 G_1 或 G_2 的输入电压有极微小的扰动,就会被正反馈回路

放大而引起振荡,因此图 6.4.1 电路的静态将是不稳定的。

为了使反相器静态时工作在放大状态,必须给它们设置适当的偏置电压,它的数值应介于高、低电平之间。这个偏置电压可以通过在反相器的输入端与输

出端之间接入反馈电阻 R_F 来得到。

由图 6.4.3 可知,如果忽略门电路的输出电阻,则利用叠加定理可求出输入电压为

$$v_I = \frac{R_{F1}}{R_1 + R_{F1}} (V_{CC} - V_{BE}) + \frac{R_1}{R_1 + R_{F1}} v_O \quad (6.4.1)$$

这就是从外电路求得的 v_O 与 v_I 的关系。该式表明, v_O 与 v_I 之间是线性关系,其斜率为

$$\frac{\Delta v_O}{\Delta v_I} = \frac{R_1 + R_{F1}}{R_1}$$

而且 $v_O = 0$ 时与横轴相交在

$$v_I = \frac{R_{F1}}{R_1 + R_{F1}} (V_{CC} - V_{BE})$$




图 6.4.2 TTL 反相器(7404)的电压传输特性





图 6.4.3 计算 TTL 反相器静态工作点的等效电路

的地方。这条直线与电压传输特性的交点就是反相器的静态工作点。只要恰当地选取 R_{F1} 值,定能使静态工作点 P 位于电压传输特性的转折区,如图 6.4.2 中所示。计算结果表明,对于 74 系列的门电路而言, R_{F1} 的阻值应取在 $0.5\text{k}\Omega \sim 1.9\text{k}\Omega$ 之间。

下面具体分析一下图 6.4.1 电路接通电源后的工作情况。

假定由于某种原因(例如电源波动或外界干扰)使 v_{I1} 有微小的正跳变,则必然会引起如下的正反馈过程



使 v_{O1} 迅速跳变为低电平、 v_{O2} 迅速跳变为高电平,电路进入第一个暂稳态。同时电容 C_1 开始充电而 C_2 开始放电。图 6.4.4 中画出了 C_1 充电和 C_2 放电的等效电路。图(a)中的 R_{E1} 和 V_{E1} 是根据戴维南定理求得的等效电阻和等效电

压源,它们分别为

$$R_{F1} = \frac{R_1 R_{F2}}{R_1 + R_{F2}} \quad (6.4.2)$$

$$V_{E1} = V_{OH} + \frac{R_{F2}}{R_1 + R_{F2}} (V_{CC} - V_{OH1} - V_{BE}) \quad (6.4.3)$$





图 6.4.4 图 6.4.1 电路中电容的充、放电等效电路
(a) C_1 充电的等效电路 (b) C_2 放电的等效电路

因为 C_1 同时经 R_1 和 R_{F2} 两条支路充电,所以充电速度较快, v_{12} 首先上升到 G_2 的阈值电压 V_{TH} ,并引起如下的正反馈过程



从而使 v_{O2} 迅速跳变至低电平而 v_{O1} 迅速跳变至高电平,电路进入第二个暂稳态。同时, C_2 开始充电而 C_1 开始放电。由于电路的对称性,这一过程和上面所述 C_1 充电、 C_2 放电的过程完全对应,当 v_{11} 上升到 V_{TH} 时电路又将迅速地返回 v_{O1} 为低电平而 v_{O2} 为高电平的第一个暂稳态。因此,电路便不停地在两个暂稳态之间往复振荡,在输出端产生矩形输出脉冲。电路中各点电压的波形如图 6.4.5 所示。

从上面的分析可以看到,第一个暂稳态的持续时间 T_1 等于 v_{12} 从 C_1 开始充电到上升至 V_{TH} 的时间。由于电路的对称性,总的振荡周期必然等于 T_1 的两倍。只要找出 C_1 充电的起始值、终了值和转换值,就可以代入式(6.3.1)求出 T_1 值了。

考虑到 TTL 门电路输入端反向钳位二极管的影响, 在 v_{i2} 产生负跳变时只能下跳至输入端负的钳位电压 V_{IK} , 所以 C_1 充电的起始值为 $v_{i2}(0) = V_{IK}$ 。假定 $V_{OL} \approx 0$, 则 C_1 上的电压 v_{C1} 也就是 v_{i2} 。于是得到 $v_{C1}(0) = V_{IK}$, $v_{C1}(\infty) = V_{E1}$, 转换电压即 V_{TH} , 故得到

$$T_1 = R_{E1} C_1 \ln \frac{V_{E1} - V_{IK}}{V_{E1} - V_{TH}} \quad (6.4.4)$$

在 $R_{F1} = R_{F2} = R_F$, $C_1 = C_2 = C$ 的条件下, 图 6.3.1 电路的振荡周期为

$$T = 2T_1 = 2R_F C \ln \frac{V_E - V_{IK}}{V_E - V_{TH}} \quad (6.4.5)$$

式中的 R_F 和 V_E 由式(6.4.2)和式(6.4.3)给出。

如果 G_1 、 G_2 为 74LS 系列反相器, 取 $V_{OH} = 3.4V$ 、 $V_{IK} = -1V$ 、 $V_{TH} = 1.1V$, 在 $R_F \ll R$ 的情况下式(6.4.5)可近似地简化为

$$T \approx 2R_F C \ln \frac{V_{OH} - V_{IK}}{V_{OH} - V_{TH}} \approx 1.3R_F C \quad (6.4.6)$$

以供近似估算振荡周期时使用。

【例 6.4.1】 在图 6.4.1 所示的对称式多谐振荡器电路中, 已知 $R_{F1} = R_{F2} = 1k\Omega$, $C_1 = C_2 = 0.1\mu F$ 。 G_1 和 G_2 为 74LS04 中的两个反相器, 它们的 $V_{OH} = 3.4V$, $V_{IK} = -1V$, $V_{TH} = 1.1V$, $R_1 = 20k\Omega$ 。取 $V_{CC} = 5V$ 。试计算电路的振荡频率。

解: 由式(6.4.2)和式(6.4.3)求出 R_E 、 V_E 值分别为

$$R_E = \frac{R_1 R_F}{R_1 + R_F} = 0.95k\Omega$$

$$V_E = V_{OH} + \frac{R_F}{R_1 + R_F} (V_{CC} - V_{OH} - V_{BE}) = 3.44V$$

将 $R_E = 0.95k\Omega$ 、 $V_E = 3.44V$ 、 $C = 0.1\mu F$ 、 $V_{IK} = -1V$ 、 $V_{TH} = 1.1V$ 代入式(6.4.5)得到

$$\begin{aligned} T &= 2R_E C \ln \frac{V_E - V_{IK}}{V_E - V_{TH}} \\ &= \left(2 \times 0.95 \times 10^{-4} \ln \frac{3.44 + 1}{3.44 - 1.1} \right) s \\ &= 1.22 \times 10^{-4} s \end{aligned}$$




图 6.4.5 图 6.4.1 电路中各点电压的波形

故振荡频率为

$$f = \frac{1}{T} = 8.2\text{kHz}$$

6.4.2 非对称式多谐振荡器

如果仔细研究一下图 6.4.1 对称式多谐振荡器电路就不难发现,这个电路还能进一步简化。因为静态时 G_1 工作在电压传输特性的转折区,所以只要把它的输出电压直接接到 G_2 的输入端, G_2 即可得到一个介于高、低电平之间的静态偏置电压,从而使 G_2 的静态工作点也处于电压传输特性的转折区上。因此,可以把 C_1 和 R_{F2} 去掉。只要在反馈环路中保留电容 C_2 , 电路就仍然没有稳定状态,而只能在两个暂稳态之间往复振荡。这样就得到了图 6.4.6 所示的非对称式多谐振荡器电路。




图 6.4.6 非对称式多谐振荡器电路

现以使用 CMOS 反相器组成的非对称式多谐振荡器为例,说明一下它的工作原理。

首先必须保证静态时 G_1 和 G_2 工作在电压传输特性的转折区,以获得较大的电压放大倍数。由图 6.4.6 可见,因为在 G_1 的输入端与输出端之间跨接了电阻 R_F ,而 CMOS 门电路的输入电流在正常的输入高、低电平范围内几乎等于零,所以 R_F 上没有压降, G_1 必然工作在 $v_{o1} = v_{i1}$ 的状态。因此,表示 $v_{o1} = v_{i1}$ 的直线与电压传输特性的交点就是 G_1 的静态工作点,如图 6.4.7 所示。通常 $V_{TH} = \frac{1}{2} V_{DD}$, 这时静态工作点 P 刚好处在电压传输特性转折区的中点,即 $v_{o1} = v_{i1} = \frac{1}{2} V_{DD}$ 的地方。因为 $v_{o1} = v_{i2}$, 所以这时 G_2 的静态工作点也在电压传输特性的中点。由于流过 R_F 的静态电流基本等于零,所以对 R_F 阻值的选择没有严格的限制。

然而这种静态是不稳定的。假定由于某种原因使 v_{i1} 有极微小的正跳变发生,则必将引起如下的正反馈过程






图 6.4.7 图 6.4.6 电路中 CMOS 反相器静态工作点的确定

使 v_{O1} 迅速跳变为低电平而 v_{O2} 迅速跳变为高电平, 电路进入第一个暂稳态。同时, 电容 C 开始放电, 放电的等效电路如图 6.4.8(a) 所示。其中的 $R_{ON(N)}$ 和 $R_{ON(P)}$ 分别表示 N 沟道 MOS 管和 P 沟道 MOS 管的导通内阻。

随着电容 C 的放电 v_{11} 逐渐下降, 当降到 $v_{11} = V_{TH}$ 时, 又有另一个正反馈过程发生, 即



使 v_{O1} 迅速跳变为高电平而 v_{O2} 迅速跳变为低电平, 电路进入第二个暂稳态。同时电容 C 开始充电, 充电的等效电路如图 6.4.8(b) 所示。




图 6.4.8 图 6.4.6 电路中电容的充、放电等效电路

(a) 放电的等效电路 (b) 充电的等效电路

这个暂稳态同样也不能持久, 随着电容 C 的充电, v_{11} 不断升高, 当升至 $v_{11} = V_{TH}$ 时电路又重新转换为第一个暂稳态。因此, 电路便不停地在两个暂稳态之间振荡。图 6.4.9 中画出了电路中各点的电压波形。

假若 G_1 输入端串接的保护电阻 R_p 足够大, 则 v_{11} 高于 $V_{DD} + V_{DF}$ 或低于 $-V_{DF}$ 时 G_1 的输入电流可以忽略不计。在 R_p 远大于 $R_{ON(N)}$ 和 $R_{ON(P)}$ 的条件下, 根据式(6.3.1)可以近似地求得图 6.4.8(b) 中电容 C 的充电时间 T_1 为

$$T_1 \approx R_p C \ln \frac{V_{DD} - (V_{TH} - V_{DD})}{V_{DD} - V_{TH}} \quad (6.4.7)$$

$$= R_p C \ln 3$$




图 6.4.9 图 6.4.6 电路的工作波形图

同时,根据电路分析理论可知,在 RC 电路充、放电过程中电阻两端的电压从过渡过程开始到变为某一数值 V_{TH} 所经过的时间可用下式计算

$$t = RC \ln \frac{v_R(\infty) - v_R(0)}{v_R(\infty) - V_{TH}} \quad (6.4.8)$$

其中 $v_R(\infty)$ 、 $v_R(0)$ 分别为电阻两端电压的终了值和起始值。

由图 6.4.8(a) 及图 6.4.9 可见, v_i 从 $V_{TH} + V_{DD}$ 下降至 V_{TH} 的时间也就是电容 C 的放电时间 T_2 , 由式(6.4.8)得到

$$\begin{aligned} T_2 &\approx R_F C \ln \frac{0 - (V_{TH} + V_{DD})}{0 - V_{TH}} \\ &= R_F C \ln 3 \end{aligned} \quad (6.4.9)$$

故图 6.4.6 电路的振荡周期为

$$T = T_1 + T_2 \approx 2R_F C \ln 3 = 2.2R_F C \quad (6.4.10)$$

用 TTL 反相器同样也能组成如图 6.4.6 所示的非对称型多谐振荡器。但需注意的是在输入电压低于 V_{TH} 时反相器的输入电流不能忽略不计, 所以电容充、放电时的等效电路略显复杂一些, 而且输出电压波形的占空比不等于 50%。

【例 6.4.2】 在图 6.4.6 的非对称式多谐振荡器电路中, 已知 G_1 、 G_2 为 CMOS 反相器 CC4007, 输出电阻小于 200Ω 。若取 $V_{DD} = 10V$, $R_P = 30k\Omega$, $R_F = 4.3k\Omega$, $C = 0.01\mu F$, 试求电路的振荡频率。

解: 由于反相器输出电阻 $R_{ON(N)}$ 、 $R_{ON(P)}$ 远小于 R_F , 且 R_P 又较大, 所以可用式(6.4.10)计算电路的振荡周期, 得到

$$\begin{aligned} T &\approx 2.2R_F C = (2.2 \times 4.3 \times 10^3 \times 10^{-8})s \\ &= 9.46 \times 10^{-5}s \end{aligned}$$

故电路的振荡周期为

$$f = \frac{1}{T} \approx 10.6 \text{ kHz}$$

6.4.3 环形振荡器

利用闭合回路中的正反馈作用可以产生自激振荡,利用闭合回路中的延迟负反馈作用同样也能产生自激振荡,只要负反馈信号足够强。

环形振荡器就是利用延迟负反馈产生振荡的。它是利用门电路的传输延迟时间将奇数个反相器首尾相接而构成的。

图 6.4.10 所示电路是一个最简单的环形振荡器,它由三个反相器首尾相连而组成。不难看出,这个电路是没有稳定状态的。因为在静态(假定没有振荡时)下任何一个反相器的输入和输出都不可能稳定在高电平或低电平,而只能处于高、低电平之间,所以处于放大状态。




图 6.4.10 最简单的环形振荡器

假定由于某种原因 v_{11} 产生了微小的正跳变,则经过 G_1 的传输延迟时间 t_{pd} 之后 v_{12} 产生一个幅度更大的负跳变,再经过 G_2 的传输延迟时间 t_{pd} 使 v_{13} 得到更大的正跳变。然后又经过 G_3 的传输延迟时间 t_{pd} 在输出端 v_0 产生一个更大的负跳变,并反馈到 G_1 的输入端。因此,经过 $3t_{pd}$ 的时间以后, v_{11} 又自动跳变为低电平。可以推想,再经过 $3t_{pd}$ 以后 v_{11} 又将跳变为高电平。如此周而复始,就产生了自激振荡。

图 6.4.11 是根据以上分析得到的图 6.4.10 电路的工作波形图。由图可见,振荡周期为 $T = 6t_{pd}$ 。

基于上述原理可知,将任何大于、等于 3 的奇数个反相器首尾相连地接成环形电路,都能产生自激振荡,而且振荡周期为

$$T = 2nt_{pd} \quad (6.4.11)$$

其中 n 为串联反相器的个数。

用这种方法构成的振荡器虽然很简单,但不实用。因为门电路的传输延迟时间极短,TTL 电路只有几十纳秒,CMOS 电路也不过一二百纳秒,所以想获得稍低一些的振荡频率是很困难的,而且频率不易调节。为了克服上述缺点,可以在图 6.4.11 电路的基础




图 6.4.11 图 6.4.10 电路的工作波形图

上附加 RC 延迟环节,组成带 RC 延迟电路的环形振荡器,如图 6.4.12(a)所示。

接入 RC 电路以后不仅增加了门 G_2 的传输延迟时间 t_{pd2} ,有助于获得较低的振荡频率,而且通过改变 R 和 C 的数值可以很容易实现对振荡频率的调节。




图 6.4.12 带 RC 延迟电路的环形振荡器

(a) 原理性电路 (b) 实用的改进电路

为了进一步加大 G_2 和 RC 延迟电路的传输延迟时间,在实用的环形振荡器电路中又将电容 C 的接地端改接到 G_1 的输出端上,如图 6.4.12(b)所示。例如当 v_{12} 处发生负跳变时,经过电容 C 使 v_{11} 首先跳变到一个负电平,然后再从这个负电平开始对电容 C 充电,这就加长了 v_{13} 从开始充电到上升为 V_{TH} 的时间,等于加大了 v_{12} 到 v_{13} 的传输延迟时间。

通常 RC 电路产生的延迟时间远远大于门电路本身的传输延迟时间,所以在计算振荡周期时可以只考虑 RC 电路的作用而将门电路固有的传输延迟时间忽略不计。

另外,为防止 v_{13} 发生负突跳时流过反相器 G_3 输入端钳位二极管的电流过




图 6.4.13 图 6.4.12(b)电路的工作波形

大,还在 G_3 输入端串接了保护电阻 R_s 。电路中各点的电压波形如图 6.4.13 所示。




图 6.4.14 图 6.4.12(b) 电路中电容 C 的充、放电等效电路
(a) 充电时的等效电路 (b) 放电时的等效电路

图 6.4.14 中画出了电容 C 充、放电的等效电路。利用式 (6.3.1) 和式 (6.4.8) 求得电容 C 的充电时间 T_1 和放电时间 T_2 各为

$$T_1 = R_E C \ln \frac{V_E - [V_{TH} - (V_{OH} - V_{OL})]}{V_E - V_{TH}} \quad (6.4.12)$$

$$\begin{aligned} T_2 &= RC \ln \frac{V_{TH} + (V_{OH} - V_{OL}) - V_{OL}}{V_{TH} - V_{OL}} \\ &= RC \ln \frac{V_{OH} + V_{TH} - 2V_{OL}}{V_{TH} - V_{OL}} \end{aligned} \quad (6.4.13)$$

其中

$$V_E = V_{OH} + (V_{CC} - V_{BE} - V_{OH}) \frac{R}{R_1 + R_1 + R_s} \quad (6.4.14)$$

$$R_E = \frac{R(R_1 + R_s)}{R + R_1 + R_s} \quad (6.4.15)$$

若 $R_1 + R_s \gg R$, $V_{OL} \approx 0$, 则 $V_E \approx V_{OH}$, $R_E \approx R$, 这时式 (6.4.12) 和式 (6.4.13) 可简化为

$$T_1 \approx RC \ln \frac{2V_{OH} - V_{TH}}{V_{OH} - V_{TH}} \quad (6.4.16)$$

$$T_2 \approx RC \ln \frac{V_{OH} + V_{TH}}{V_{TH}} \quad (6.4.17)$$

故图 6.4.12(b) 电路的振荡周期近似等于

$$T = T_1 + T_2 \approx RC \ln \left(\frac{2V_{OH} - V_{TH}}{V_{OH} - V_{TH}} \cdot \frac{V_{OH} + V_{TH}}{V_{TH}} \right) \quad (6.4.18)$$

假定 $V_{OH} = 3V$ 、 $V_{TH} = 1.4V$ ，代入上式后得到

$$T \approx 2.2RC \quad (6.4.19)$$

式(6.4.19)可用于近似估算振荡周期。但使用时应注意它的假定条件是否满足，否则计算结果会有较大的误差。

6.4.4 用施密特触发器构成的多谐振荡器

前面已经讲过，施密特触发器最突出的特点是它的电压传输特性有一个滞回区。由此我们想到，倘若能使它的输入电压在 V_{T+} 与 V_{T-} 之间不停地往复变化，那么在输出端就可以得到矩形脉冲波了。

实现上述设想的方法很简单，只要将施密特触发器的反相输出端经 RC 积分电路接回输入端即可，如图 6.4.15 所示。

当接通电源以后，因为电容上的初始电压为零，所以输出为高电平，并开始经电阻 R 向电容 C 充电。当充到输入电压为 $v_i \approx V_{T+}$ 时，输出跳变为低电平，电容 C 又经过电阻 R 开始放电。

当放电至 $v_i = V_{T-}$ 时，输出电位又跳变成高电平，电容 C 重新开始充电。如此周而复始，电路便不停地振荡。 v_i 和 v_o 的电压波形如图 6.4.16 所示。




图 6.4.15 用施密特触发器构成的多谐振荡器




图 6.4.16 图 6.4.15 电路的电压波形图

若使用的是 CMOS 施密特触发器，而且 $V_{OH} \approx V_{DD}$ ， $V_{OL} \approx 0$ ，则依据图 6.4.16 的电压波形得到计算振荡周期的公式为

$$T = T_1 + T_2 = RC \ln \frac{V_{DD} - V_T}{V_{DD} - V_{T+}} + RC \ln \frac{V_{T+}}{V_T} - RC \ln \left(\frac{V_{DD} - V_T}{V_{DD} - V_{T+}} \cdot \frac{V_{T+}}{V_{T-}} \right) \quad (6.4.20)$$

通过调节 R 和 C 的大小,即可改变振荡周期。此外,在这个电路的基础上稍加修改就能实现对输出脉冲占空比的调节,电路的接法如图 6.4.17 所示。在这个电路中,因为电容的充电和放电分别经过两个电阻 R_1 和 R_2 ,所以只要改变 R_1 和 R_2 的比值,就能改变占空比。




图 6.4.17 脉冲占空比可调的多谐振荡器

如果使用 TTL 施密特触发器构成多谐振荡器,在计算振荡周期时应考虑到施密特触发器输入电路对电容充、放电的影响,因此得到的计算公式要比式 (6.4.20) 稍微复杂一些。

【例 6.4.3】 已知图 6.4.15 电路中的施密特触发器为 CMOS 电路 CC40106, $V_{DD} = 10V$, $R = 10k\Omega$, $C = 0.01\mu F$, 试求该电路的振荡周期。

解: 由图 6.2.7(a) CC40106 的电压传输特性上查到 $V_{T+} = 6.3V$, $V_{T-} = 2.7V$ 。将 V_{T+} 、 V_{T-} 及给定的 V_{DD} 、 R 、 C 数值代入式 (6.4.20) 后得到

$$\begin{aligned} T &= RC \ln \left(\frac{V_{DD} - V_T}{V_{DD} - V_{T+}} \cdot \frac{V_{T+}}{V_T} \right) \\ &= \left[10^4 \times 10^{-8} \times \ln \left(\frac{7.3}{3.7} \times \frac{6.3}{2.7} \right) \right] s = 0.153ms \end{aligned}$$

6.4.5 石英晶体多谐振荡器

在许多应用场合下都对多谐振荡器的振荡频率稳定性有严格的要求。例如在将多谐振荡器作为数字钟的脉冲源使用时,它的频率稳定性直接影响着计时的准确性。在这种情况下,前面所讲的几种多谐振荡器电路难以满足要求。因为在这些多谐振荡器中振荡频率主要取决于门电路输入电压在充、放电过程中达到转换电平所需要的时间,所以频率稳定性不可能很高。

不难看到:第一,这些振荡器中门电路的转换电平 V_{TH} 本身就不够稳定,容易受电源电压和温度变化的影响;第二,这些电路的工作方式容易受干扰,造成电路状态转换时间的提前或滞后;第三,在电路状态临近转换时电容的充、放电已经比较缓慢,在这种情况下转换电平微小的变化或轻微的干扰都会严重影响振荡周期。因此,在对频率稳定性有较高要求时,必须采取稳频措施。

目前普遍采用的一种稳频方法是在多谐振荡器电路中接入石英晶体,组成

石英晶体多谐振荡器。图 6.4.18 给出了石英晶体的符号和电抗的频率特性。把石英晶体与对称式多谐振荡器中的耦合电容串联起来,就组成了如图 6.4.19 所示的石英晶体多谐振荡器。

由石英晶体的电抗频率特性可知,当外加电压的频率为 f_0 时它的阻抗最小,所以把它接入多谐振荡器的正反馈环路中以后,频率为 f_0 的电压信号最容易通过它,并在电路中形成正反馈,而其他频率信号经过石英晶体时被衰减。因此,振荡器的工作频率也必然是 f_0 。




图 6.4.18 石英晶体的电抗频率特性和符号




图 6.4.19 石英晶体多谐振荡器

由此可见,石英晶体多谐振荡器的振荡频率取决于石英晶体的固有谐振频率 f_0 ,而与外接电阻,电容无关。石英晶体的谐振频率由石英晶体的结晶方向和外形尺寸所决定,具有极高的频率稳定性。它的频率稳定度($\Delta f_0/f_0$)可达 $10^{-10} \sim 10^{-11}$,足以满足大多数数字系统对频率稳定度的要求。具有各种谐振频率的石英晶体已被制成标准化和系列化的产品出售。

在图 6.4.19 电路中,若取 TTL 电路 7404 用作 G_1 和 G_2 两个反相器, $R_F = 1\text{k}\Omega$, $C = 0.05\mu\text{F}$,则其工作频率可达几十兆赫。

在非对称式多谐振荡器电路中,也可以接入石英晶体构成石英晶体多谐振荡器,以达到稳定频率的目的。电路的振荡频率同样也等于石英晶体的谐振频率,与外接电阻和电容的参数无关。

*6.4.6 压控振荡器

压控振荡器(Voltage Controlled Oscillator,简称 VCO)是一种频率可控的振荡器,它的振荡频率随输入控制电压的变化而改变。这种振荡器广泛地用于自动检测、自动控制以及通讯系统当中,目前已生产了多种压控振荡器的集成电路产品。从工作原理上看,这些压控振荡器大致可以分为三种类型:施密特触发器型、电容交叉充放电型和定时器型。

一、施密特触发器型压控振荡器

上一节中曾经讲到,若将反相输出的施密特触发器的输出电压经 RC 积分电路反馈到输入端,就能构成多谐振荡器。如果改用一个由输入电压 v_i 控制的电流源对输入端的电容反复充、放电,如图 6.4.20 所示,则充、放电时间将随输入电压而改变。这样就可以用输入电压 v_i 控制振荡频率了。




图 6.4.20 施密特触发器型压控振荡器的原理性电路和电压波形

(a) 电路结构

(b) 电压波形

由图 6.4.20(b) 的电压波形可以看出,当充、放电电流 I_0 增大时,充电时间 T_1 和放电时间 T_2 随之减小,故振荡周期缩短、振荡频率增加。如果电容充电和放电的电流相等,则电容两端的电压 v_A 将是对称的三角波。

例如 LM566 就是根据上述原理设计的集成压控振荡器,它的简化结构框图如图 6.4.21 所示。图中用三极管 T_4 、 T_5 和外接电阻 R_{ext} 产生受 v_i 控制的电流源 I_0 ,用三极管 T_1 、 T_2 、 T_3 和二极管 D_1 、 D_2 组成电容充、放电的转换控制开关。下面简略地分析一下它的工作过程。

当电路接通电源时因 $v_A = 0$,所以反相器 G_2 的输出 v'_{O2} 为低电平,使 T_3 截止, I_0 经过 D_2 开始向外接电容 C_{ext} 充电。随着充电的进行 v_A 线性升高。

当 v_A 升至 V_{T+} 时,施密特触发器 G_1 的输出状态转换,使 v'_{O2} 跳变为高电平, T_3 导通。 T_3 导通使得 v_B 下降,导致 D_2 截止, C_{ext} 经 T_2 开始放电。因为 T_1 和 T_2 是镜像对称接法,两管的 v_{BE} 始终是相等的,所以在基极电流远小于集电极电流的情况下,必有 $i_{C2} \approx i_{C1} \approx I_0$ 。随着 C_{ext} 的放电, v_A 线性下降。

当 v_A 下降至 V_{T-} 时,施密特触发器的输出跳变为高电平, v'_{O2} 跳变为低电平, T_3 截止, I_0 又重新开始向 C_{ext} 充电。

这样 C_{ext} 就反复地用 I_0 充、放电,在 v_{O1} 输出三角波而在 v_{O2} 输出矩形波。




图 6.4.21 LM555 简化的结构框图

假定 T_4 和 T_5 的发射结压降相等, 即 $|v_{BE4}| = |v_{BE5}|$, 则 T_5 发射极电位 v_{E5} 将与 v_I 相等, 因此得到

$$I_0 = \frac{V_{CC} - v_I}{R_{ext}}$$

设 C_{ext} 的充电时间为 T_1 , 又知充电过程中电容两端电压 v_A 的变化量为 $\Delta V_T = V_{T+} - V_{T-}$, 由此可得

$$\Delta V_T = \frac{I_0 T_1}{C_{ext}}$$

$$T_1 = \frac{C_{ext} \Delta V_T}{I_0}$$

因为充电时间与放电时间相等, 故振荡周期为

$$T = 2T_1 = \frac{2C_{ext} \Delta V_T}{I_0}$$

$$= \frac{2R_{ext} C_{ext} \Delta V_T}{V_{CC} - v_I}$$

在 LM555 中 $\Delta V_T = \frac{1}{4} V_{CC}$, 代入上式后得出

$$T = \frac{R_{ext} C_{ext} V_{CC}}{2(V_{CC} - v_I)} \quad (6.4.21)$$

振荡频率为

$$f = \frac{1}{T} = \frac{2(V_{CC} - v_I)}{R_{ext} C_{ext} V_{CC}} \quad (6.4.22)$$

上式表明, 振荡频率 f 和输入控制电压 v_I 呈线性关系。LM555 的外接电

阻一般取为 $2\text{k}\Omega \sim 20\text{k}\Omega$, 最高振荡频率达 1MHz 。当 $V_{CC} = 12\text{V}$ 时, v_i 在 $\frac{3}{4}V_{CC} \sim V_{CC}$ 范围内的非线性误差在 1% 以内。LM566 还具有较高的输入电阻和较低的输出电阻, v_i 端的输入电阻约为 $1\text{M}\Omega$, 两个输出端的输出电阻各为 50Ω 左右。

此外, LM566 输出的三角波和矩形波最低点的电平都比较高, 使用时应予以注意。例如 $V_{CC} = 12\text{V}$ 时, 三角波的最低点约在 3.5V 以上, 矩形波的最低点约在 6V 左右。图 6.4.21 中标注的 1~8 是器件外部引脚的编号。

二、电容交叉充、放电机压控振荡器

图 6.4.22 是用 CMOS 电路构成的电容交叉充、放电机压控振荡器的原理图。它由一个基本 RS 触发器(由或非门 G_3 和 G_4 组成)和两个反相器 G_1 和 G_2 , 以及外接电容 C_{ext} 构成。 G_1 和 G_2 用作电容充、放电的转换控制开关, 而 G_1 和 G_2 的输出状态由触发器的状态来决定。




图 6.4.22 电容交叉充、放电机压控振荡器的原理图

电路的工作过程如下: 设接通电源后触发器处于 $Q = 0$ 的状态, 则 T_{P1} 和 T_{N2} 导通而 T_{N1} 和 T_{P2} 截止, 电流 I_0 经 T_{P1} 和 T_{N2} 自左而右地向电容 C_{ext} 充电。随着充电过程的进行 v_A 逐渐升高。

当 v_A 升至 G_3 的阈值电压 V_{TH} 时, 触发器状态翻转为 $Q = 1$, 于是 T_{P1} 和 T_{N2} 截止而 T_{N1} 和 T_{P2} 导通。电流 I_0 转而经 T_{P2} 和 T_{N1} 自右而左地向电容 C_{ext} 充电。随着充电过程的进行 v_B 逐渐升高。

当 v_B 上升到 G_4 的阈值电压 V_{TH} 以后, 触发器又翻转为 $Q = 0$ 的状态, C_{ext} 重新自左而右地充电。如此周而复始, 在输出端 v_O 就得到了矩形输出脉冲。

图 6.4.23 中画出了图 6.4.22 电路的各点电压波形。由图可见, 当 G_1 由 T_{P1} 导通、 T_{N1} 截止转换为 T_{P1} 截止、 T_{N1} 导通的瞬间, 由于电容上的电压不能突跳,

所以 v_B 也将随着 v_A 发生负突跳。但由于 T_{N2} 的衬底和漏极之间存在寄生二极管, 所以 v_B 只能下跳至 $-V_{DF}$ (V_{DF} 为寄生二极管的正向导通压降)。

由图 6.4.23 可见, 每次充电过程电容上电压的变化为

$$\Delta v_C = V_{TH} + V_{DF}$$

而充电电流为 I_0 , 所以充电时间为

$$\begin{aligned} T_1 &= \frac{C_{ext} \Delta v_C}{I_0} \\ &= \frac{C_{ext} (V_{TH} + V_{DF})}{I_0} \end{aligned}$$

故振荡周期为

$$T = 2T_1 = \frac{2C_{ext} (V_{TH} + V_{DF})}{I_0} \quad (6.4.23)$$

振荡频率为

$$f = \frac{1}{T} = \frac{I_0}{2C_{ext} (V_{TH} + V_{DF})} \quad (6.4.24)$$

上述结果表明, 在 C_{ext} 值选定以后, 振荡频率与 I_0 成正比。

集成锁相环 CC4046 中的压控振荡器就是按照图 6.4.22 的原理设计的。其中的 I_0 是由受输入电压 v_1 控制的镜像电流源产生, 电路结构如图 6.4.24 所示。图中 T_2 和 T_3 两个 P 沟道增强型 MOS 管的参数相同, 且 V_{GS} 相等, 所以它们的漏极电流相同, 即 $I_0 = I_{D2}$ 。由图可知

$$I_0 = I_{D2} = \frac{v_1 - v_{GS1}}{R_{ext1}} + \frac{V_{DD} - v_{GS2}}{R_{ext2}} \quad (6.4.25)$$

其中 v_{GS1} 、 v_{GS2} 分别为 T_1 、 T_2 的栅-源电压。在 v_{GS1} 、 v_{GS2} 变化很小的条件下, I_0 与 v_1 近似地呈线性关系, 因而振荡频率也近似地与 v_1 呈线性关系。

当 $v_1 = 0$ 时 T_1 截止, 这时由 R_{ext2} 提供一个固定的偏流 I_0 , 使振荡器能维持一个初始的自由振荡频率。在不接 R_{ext2} 的情况下, $v_1 = 0$ 时 $I_0 \approx 0$, 电路停止振荡。

图 6.4.24 中的 INH 输入端称为禁止端。当 $INH = 1$ 时 T_4 管截止, $I_0 = 0$, 电路停止工作。正常工作时必须使 $INH = 0$ 。

由于 v_1 变化时 v_{GS1} 不可能一点不改变, 所以 I_0 与 v_1 之间的线性关系是近似的, 非线性误差较大。




图 6.4.23 图 6.4.22 电路的电压波形图




图 6.4.24 CC4046 中压控振荡器的
电流源电路




图 6.4.25 CC4046 用作压控
振荡器时的接法

图 6.4.25 是将 CC4046 用作压控振荡器时外电路的连接方法。 R_{ext1} 的取值通常在 $10\text{k}\Omega \sim 1\text{M}\Omega$ 之间。当 v_i 在 $0 \sim V_{DD}$ 之间变化时, 输出脉冲的频率范围可达 $0 \sim 1.5\text{MHz}$ 。当 $V_{DD} = 5\text{V}$ 时, 在 $v_i = 2.5\text{V} \pm 0.3\text{V}$ 的范围内非线性误差小于 0.3% ; 而当 $V_{DD} = 10\text{V}$ 时, 在 $v_i = 5\text{V} \pm 2.5\text{V}$ 的范围内非线性误差小于 0.7% 。图中标注的数字为器件引脚的编号。

三、定时器型压控振荡器

现以 LM331 为例介绍定时器型压控振荡器的基本原理。图 6.4.26 是 LM331 的电路结构简化框图。电路由两部分组成, 一部分是用触发器、电压比较器 (C_1 、 C_2) 和放电管 T_3 构成的定时电路, 另一部分是用基准电压源、电压跟随器 A 和镜像电流源构成的电流源及开关控制电路。

如果按照图 6.4.26 接上外围的电阻、电容元件, 就可以构成精度相当高的压控振荡器。下面具体分析一下它的工作过程。

刚接通电源时 C_L 、 C_1 两个电容上没有电压, 若输入控制电压 v_i 为大于零的某个数值, 则比较器 C_1 的输出为 1 而比较器 C_2 的输出为 0, 触发器被置成 $Q = 1$ 状态。 Q 端的高电平使 T_2 导通, $v_o = 0$ 。同时镜像电流源输出端开关 S 接到引脚 1 一边, 电流 I_0 向 C_L 开始充电。而 \bar{Q} 端的低电平使 T_3 截止, 所以 C_1 也同时开始充电。

当 C_T 上的电压 v_{C_T} 上升到 $\frac{2}{3} V_{CC}$ 时, 则触发器被置成 $Q = 0$, T_2 截止, $v_o = 1$ 。同时开关 S 转接到地, C_L 开始向 R_L 放电。而 \bar{Q} 变为高电平后使 T_3 导通,




图 6.4.26 LM331 的电路结构框图

C_T 通过 T_2 迅速放电至 $v_{C_T} \approx 0$, 并使比较器 C_2 的输出为 0。

当 C_L 放电到 $v_{C_L} \leq v_i$ 时, 比较器 C_1 输出为 1, 重新将触发器置成 $Q = 1$, 于是 v_o 又跳变成低电平, C_L 和 C_T 开始充电, 重复上面的过程。如此反复, 便在 v_o 端得到矩形输出脉冲。

在电路处于振荡状态下, 当 C_L 、 R_L 的数值足够大时, v_{C_L} 必然在 v_i 值附近作微小的波动, 可以认为 $v_{C_L} \approx v_i$ 。而且在每个振荡周期中 C_L 的充电电荷与放电电荷必须相等(假定在此期间 v_i 数值未变)。据此就可以计算振荡频率了。

首先计算 C_L 的充电时间 T_1 。它等于 $Q = 1$ 的持续时间, 也就是电容 C_T 上的电压从 0 充电到 $\frac{2}{3} V_{CC}$ 的时间, 故得

$$\begin{aligned} T_1 &= R_T C_T \ln \frac{V_{CC} - 0}{V_{CC} - \frac{2}{3} V_{CC}} \\ &= R_T C_T \ln 3 = 1.1 R_T C_T \end{aligned} \quad (6.4.26)$$

C_L 在充电期间获得的电荷为

$$\begin{aligned} Q_1 &= (I_0 - I_{R_L}) T_1 \\ &= \left(I_0 - \frac{v_i}{R_L} \right) T_1 \end{aligned}$$

式中的 I_{R_L} 为流过电阻 R_L 上的电流。

若振荡周期为 T 、放电时间为 T_2 , 则 $T_2 = T - T_1$ 。又知 C_L 的放电电流为

$$I_{R_L} = \frac{v_i}{R_L}, \text{ 因而放电期间 } C_L \text{ 释放的电荷为}$$

$$Q_2 = I_{R_L} T_2$$

$$= \frac{v_1}{R_L} (T - T_1)$$

根据 Q_1 与 Q_2 相等,即得到

$$\left(I_0 - \frac{v_1}{R_L}\right) T_1 = \frac{v_1}{R_L} (T - T_1)$$

$$T = \frac{I_0 R_L T_1}{v_1}$$

故电路的振荡周期为

$$f = \frac{1}{T} = \frac{v_1}{I_0 R_L T_1}$$

将 $I_0 = \frac{V_{REF}}{R_S}$ 、 $T_1 = 1.1 R_T C_T$ 代入上式而且知道 $V_{REF} = 1.9V$,故得到

$$f = \frac{R_S}{2.09 R_T C_T R_L} v_1 (\text{Hz}) \quad (6.4.27)$$

可见, f 与 v_1 成正比关系。我们把它们之间的比例系数称为电压/频率变换系数(或 V/F 变换系数) K_v , 即

$$K_v = \frac{R_S}{2.09 R_T C_T R_L} \quad (6.4.28)$$

LM331 在输入电压的正常变化范围内输出信号频率和输入电压之间保持良好的线性关系,非线性误差可减小到 0.01%。输出信号频率的变化范围约为 0~100kHz。因此,又把 LM331 这类器件叫做精密 V/F 变换电路。

【例 6.4.4】 在图 6.4.26 电路中,已知 $R_T = 10k\Omega$, $C_T = 0.01\mu F$, $R_L = 47k\Omega$, $R_S = 10k\Omega$, $V_{CC} = 15V$, $V'_{CC} = 5V$ 。试计算当输入控制电压在 0~5V 范围内变化时输出脉冲频率的变化范围。

解: 由式(6.4.28)求出电压/频率变换系数为

$$K_v = \frac{R_S}{2.09 R_T C_T R_L}$$

$$= \frac{10 \times 10^3}{2.09 \times 10 \times 10^3 \times 0.01 \times 10^{-6} \times 47 \times 10^3} (\text{kHz/V})$$

$$= 1.02 \times 10^3 (\text{kHz/V})$$

故 v 在 0~5V 范围变化时输出脉冲频率的变化范围为 0~5.1kHz。

6.5 555 定时器及其应用

6.5.1 555 定时器的电路结构与功能

555 定时器是一种多用途的数字—模拟混合集成电路,利用它能极方便地构成施密特触发器、单稳态触发器和多谐振荡器。由于使用灵活、方便,所以 555 定时器在波形的产生与变换、测量与控制、家用电器、电子玩具等许多领域中都得到了应用。

正因为如此,自从 Signetics 公司于 1972 年推出这种产品以后,国际上各主要的电子器件公司也都相继地生产了各自的 555 定时器产品。尽管产品型号繁多,但所有双极型产品型号最后的 3 位数码都是 555,所有 CMOS 产品型号最后的 4 位数码都是 7555。而且,它们的功能和外部引脚的排列完全相同。为了提高集成度,随后又生产了双定时器产品 556(双极型)和 7556(CMOS 型)。

图 6.5.1 是国产双极型定时器 CB555 的电路结构图。它由比较器 C_1 和 C_2 、基本 RS 触发器和集电极开路的放电三极管 T_D 三部分组成。




图 6.5.1 CB555 的电路结构图

v_{th} 是比较器 C_1 的输入端(也称阈值端,用 TH 标注), v_{tr} 是比较器 C_2 的输入端(也称触发端,用 TR 标注)。 C_1 和 C_2 的参考电压(电压比较的基准) V_{R1} 和 V_{R2} 由 V_{CC} 经三个 $5k\Omega$ 电阻分压给出。在控制电压输入端 V_{CO} 悬空时, $V_{R1} =$

$\frac{2}{3}V_{CC}$, $V_{R2} = \frac{1}{3}V_{CC}$, 如果 V_{CO} 外接固定电压, 则 $V_{R1} = V_{CO}$, $V_{R2} = \frac{1}{2}V_{CO}$ 。

\bar{R}_D 是置零输入端。只要在 \bar{R}_D 端加上低电平, 输出端 v_O 便立即被置成低电平, 不受其他输入端状态的影响。正常工作时必须使 \bar{R}_D 处于高电平。图中的数码 1~8 为器件引脚的编号。

由图可知, 当 $v_{I1} > V_{R1}$ 、 $v_{I2} > V_{R2}$ 时, 比较器 C_1 的输出 $v_{C1} = 0$, 比较器 C_2 的输出 $v_{C2} = 1$, 基本 RS 触发器被置 0, T_D 导通, 同时 v_O 为低电平。

当 $v_{I1} < V_{R1}$ 、 $v_{I2} > V_{R2}$ 时, $v_{C1} = 1$ 、 $v_{C2} = 1$, 触发器的状态保持不变, 因而 T_D 和输出的状态也维持不变。

当 $v_{I1} < V_{R1}$ 、 $v_{I2} < V_{R2}$ 时, $v_{C1} = 1$ 、 $v_{C2} = 0$, 故触发器被置 1, v_O 为高电平, 同时 T_D 截止。

当 $v_{I1} > V_{R1}$ 、 $v_{I2} < V_{R2}$ 时, $v_{C1} = 0$ 、 $v_{C2} = 0$, 触发器处于 $Q - \bar{Q} = 1$ 的状态, v_O 处于高电平, 同时 T_D 截止。

这样我们就得到了表 6.5.1 所示的 CB555 的功能表。

表 6.5.1 CB555 的功能表

输 入			输 出	
\bar{R}_D	v_{I1}	v_{I2}	v_O	T_D 状态
0	×	×	低	导通
1	$> \frac{2}{3}V_{CC}$	$> \frac{1}{3}V_{CC}$	低	导通
1	$< \frac{2}{3}V_{CC}$	$> \frac{1}{3}V_{CC}$	不变	不变
1	$< \frac{2}{3}V_{CC}$	$< \frac{1}{3}V_{CC}$	高	截止
1	$> \frac{2}{3}V_{CC}$	$< \frac{1}{3}V_{CC}$	高	截止

为了提高电路的带负载能力, 还在输出端设置了缓冲器 G_4 。如果将 v'_O 端经过电阻接到电源上, 那么只要这个电阻的阻值足够大, v_O 为高电平时 v'_O 也一定为高电平, v_O 为低电平时 v'_O 也一定为低电平。555 定时器能在很宽的电源电压范围内工作, 并可承受较大的负载电流。双极型 555 定时器的电源电压范围为 5~16V, 最大的负载电流达 200mA。CMOS 型 7555 定时器的电源电压范围为 3~18V, 但最大负载电流在 4mA 以下。

可以设想, 如果使 v_{C1} 和 v_{C2} 的低电平信号发生在输入电压信号的不同电平, 那么输出与输入之间的关系将为施密特触发特性; 如果在 v_{I2} 加入一个低电平触发信号以后, 经过一定的时间能在 v_{C1} 输入端自动产生一个低电平信号, 就可以得到单稳态触发器; 如果能使 v_{C1} 和 v_{C2} 的低电平信号交替地反复出现, 就

可以得到多谐振荡器。

下面将具体说明如何实现以上这些设想。

6.5.2 用 555 定时器接成的施密特触发器

将 555 定时器的 v_{I1} 和 v_{I2} 两个输入端连在一起作为信号输入端,如图 6.5.2 所示,即可得到施密特触发器。




图 6.5.2 用 555 定时器接成的施密特触发器

由于比较器 C_1 和 C_2 的参考电压不同,因而基本 RS 触发器的置 0 信号 ($v_{C1} = 0$) 和置 1 信号 ($v_{C2} = 0$) 必然发生在输入信号 v_i 的不同电平。因此,输出电压 v_o 由高电平变为低电平和由低电平变为高电平所对应的 v_i 值也不相同,这样就形成了施密特触发特性。

为提高比较器参考电压 V_{R1} 和 V_{R2} 的稳定性,通常在 V_{C0} 端接有 $0.01\mu\text{F}$ 左右的滤波电容。

首先我们来分析 v_i 从 0 逐渐升高的过程:

当 $v_i < \frac{1}{3} V_{CC}$ 时, $v_{C1} = 1$ 、 $v_{C2} = 0$, $Q = 1$, 故 $v_o = V_{OH}$;

当 $\frac{1}{3} V_{CC} < v_i < \frac{2}{3} V_{CC}$ 时, $v_{C1} = v_{C2} = 1$, 故 $v_o = V_{OH}$ 保持不变;

当 $v_i > \frac{2}{3} V_{CC}$ 以后, $v_{C1} = 0$ 、 $v_{C2} = 1$, $Q = 0$, 故 $v_o = V_{OL}$ 。因此, $V_{T+} = \frac{2}{3} V_{CC}$ 。

其次,再看 v_i 从高于 $\frac{2}{3} V_{CC}$ 开始下降的过程:

当 $\frac{1}{3}V_{CC} < v_i < \frac{2}{3}V_{CC}$ 时, $v_{C1} = v_{C2} = 1$, 故 $v_o = V_{OL}$ 不变;

当 $v_i < \frac{1}{3}V_{CC}$ 以后, $v_{C1} = 1$ 、 $v_{C2} = 0$, $Q = 1$, 故 $v_o = V_{OH}$ 。因此, $V_{T-} = \frac{1}{3}V_{CC}$ 。

由此得到电路的回差电压为

$$\Delta V_T = V_{T+} - V_{T-} = \frac{1}{3}V_{CC}$$

图 6.5.3 是图 6.5.2 电路的电压传输特性,它是一个典型的反相输出施密特触发特性。

如果参考电压由外接的电压 V_{CO} 供给,则不难看出这时 $V_{T+} = V_{CO}$, $V_{T-} = \frac{1}{2}V_{CO}$, $\Delta V_T = \frac{1}{2}V_{CO}$ 。通过改变 V_{CO} 值可以调节回差电压的大小。




图 6.5.3 图 6.5.2 电路
的电压传输特性

6.5.3 用 555 定时器接成的单稳态触发器

若以 555 定时器的 v_{i2} 端作为触发信号的输入端,并将由 T_D 和 R 组成的反相器输出电压 v'_o 接至 v_{i1} 端,同时在 v_{i1} 对地接入电容 C ,就构成了如图 6.5.4 所示的单稳态触发器。




图 6.5.4 用 555 定时器接成的单稳态触发器

如果没有触发信号时 v_i 处于高电平,那么稳态时这个电路一定处于 $v_{C1} =$

$v_{C2} = 1, Q = 0, v_O = 0$ 的状态。假定接通电源后触发器停在 $Q = 0$ 的状态, 则 T_D 导通 $v_C \approx 0$ 。故 $v_{C1} = v_{C2} = 1, Q = 0$ 及 $v_O = 0$ 的状态将稳定地维持不变。

如果接通电源后触发器停在 $Q = 1$ 的状态了, 这时 T_D 一定截止, V_{CC} 便经 R 向 C 充电。当充到 $v_C = \frac{2}{3} V_{CC}$ 时, v_{C1} 变为 0, 于是将触发器置 0。同时, T_D 导通, 电容 C 经 T_D 迅速放电, 使 $v_C \approx 0$ 。此后由于 $v_{C1} = v_{C2} = 1$, 触发器保持 0 状态不变, 输出也相应地稳定在 $v_O = 0$ 的状态。

因此, 通电后电路便自动地停在 $v_O = 0$ 的稳态。

当触发脉冲的下降沿到达, 使 v_{i2} 跳变到 $\frac{1}{3} V_{CC}$ 以下时, 使 $v_{C2} = 0$ (此时 $v_{C1} = 1$), 触发器被置 1, v_O 跳变为高电平, 电路进入暂稳态。与此同时 T_D 截止, V_{CC} 经 R 开始向电容 C 充电。

当充至 $v_C = \frac{2}{3} V_{CC}$ 时, v_{C1} 变成 0。如果此时输入端的触发脉冲已消失, v_{i1} 回到了高电平, 则触发器将被置 0, 于是输出返回 $v_O = 0$ 的状态。同时 T_D 又变为导通状态, 电容 C 经 T_D 迅速放电, 直至 $v_C \approx 0$, 电路恢复到稳态。图 6.5.5 画出了在触发信号作用下 v_C 和 v_O 相应的波形。




图 6.5.5 图 6.5.4 电路的电压波形图

输出脉冲的密度 t_w 等于暂稳态的持续时间, 而暂稳态的持续时间取决于外接电阻 R 和电容 C 的大小。由图 6.5.5 可知, t_w 等于电容电压在充电过程中从 0 上升到 $\frac{2}{3} V_{CC}$ 所需要的时间, 因此得到

$$\begin{aligned} t_w &= RC \ln \frac{V_{CC} - 0}{V_{CC} - \frac{2}{3} V_{CC}} \\ &= RC \ln 3 = 1.1 RC \end{aligned} \quad (6.5.1)$$

通常 R 的取值在几百欧姆到几兆欧姆之间, 电容的取值范围为几百皮法到几百微法, t_w 的范围为几微秒到几分钟。但必须注意, 随着 t_w 的宽度增加它的精度和稳定度也将下降。

6.5.4 用 555 定时器接成的多谐振荡器

既然用 555 定时器能很方便地接成施密特触发器, 那么我们就可以先把它

接成施密特触发器,然后利用前面 6.4.4 节讲过的方法,在施密特触发器的基础上改接成多谐振荡器。

在 6.4.4 节中曾经讲到,只要把施密特触发器的反相输出端经 RC 积分电路接回到它的输入端,就构成了多谐振荡器。因此,只要将 555 定时器的 v_{11} 和 v_{12} 连在一起接成施密特触发器,然后再将 v_o 经 RC 积分电路接回输入端就可以了。

为了减轻门 G_4 的负载,在电容 C 的容量较大时不宜直接由 G_4 提供电容的充、放电电流。为此,在图 6.5.6 电路中将 T_D 与 R_1 接成了一个反相器,它的输出 v'_o 与 v_o 在高、低电平状态上完全相同。将 v'_o 经 R_2 和 C 组成的积分电路接到施密特触发器的输入端同样也能构成多谐振荡器。




图 6.5.6 用 555 定时器接成的多谐振荡器

根据 6.4.4 节中的分析得知,电容上的电压 v_c 将在 V_{T+} 与 V_{T-} 之间往复振荡, v_c 和 v_o 的波形将如图 6.5.7 所示。

由图 6.5.7 中 v_c 的波形求得电容 C 的充电时间 T_1 和放电时间 T_2 各为

$$\begin{aligned} T_1 &= (R_1 + R_2) C \ln \frac{V_{CC} - V_{T-}}{V_{CC} - V_{T+}} \\ &= (R_1 + R_2) C \ln 2 \end{aligned} \quad (6.5.2)$$

$$\begin{aligned} T_2 &= R_2 C \ln \frac{0 - V_{T+}}{0 - V_{T-}} \\ &= R_2 C \ln 2 \end{aligned} \quad (6.5.3)$$

故电路的振荡周期为




图 6.5.7 图 6.5.6 电路的电压波形图

$$T = T_1 + T_2 = (R_1 + 2R_2)C \ln 2 \quad (6.5.4)$$

振荡频率为

$$f = \frac{1}{T} = \frac{1}{(R_1 + 2R_2)C \ln 2} \quad (6.5.5)$$

通过改变 R 和 C 的参数即可改变振荡频率。用 CB555 组成的多谐振荡器最高振荡频率达 500kHz, 用 CB7555 组成的多谐振荡器最高振荡频率可达 1MHz。

由式(6.5.2)和式(6.5.3)求出输出脉冲的占空比为

$$q = \frac{T_1}{T} = \frac{R_1 + R_2}{R_1 + 2R_2} \quad (6.5.6)$$

上式说明, 图 6.5.6 电路输出脉冲的占空比始终大于 50%。为了得到小于或等于 50% 的占空比, 可以采用如图 6.5.8 所示的改进电路。由于接入了二极管 D_1 和 D_2 , 电容的充电电流和放电电流流经不同的路径, 充电电流只流经 R_1 , 放电电流只流经 R_2 , 因此电容 C 的充电时间变为

$$T_1 = R_1 C \ln 2$$

而放电时间为

$$T_2 = R_2 C \ln 2$$

故得输出脉冲的占空比为

$$q = \frac{R_1}{R_1 + R_2} \quad (6.5.7)$$

若取 $R_1 = R_2$, 则 $q = 50\%$ 。

图 5.6.8 电路的振荡周期也相应地变成

$$T = T_1 + T_2 = (R_1 + R_2)C \ln 2 \quad (6.5.8)$$

【例 6.5.1】 试用 CB555 定时器设计一个多谐振荡器, 要求振荡周期为 1 秒, 输出脉冲幅度大于 3V 而小于 5V, 输出脉冲的占空比 $q = \frac{2}{3}$ 。

解: 由 CB555 的特性参数可知, 当电源电压取为 5V 时, 在 100mA 的输出电流下输出电压的典型值为 3.3V, 所以取 $V_{CC} = 5V$ 可以满足对输出脉冲幅度的要求。若采用图 6.5.6 电路, 则据式(6.5.6)可知

$$q = \frac{R_1 + R_2}{R_1 + 2R_2} = \frac{2}{3}$$

故得到 $R_1 = R_2$ 。

又由式(6.5.4)知

$$T = (R_1 + 2R_2)C \ln 2 = 1$$

若取 $C = 10\mu F$, 则代入上式得到

$$3R_1 C \ln 2 = 1$$

$$R_1 = \frac{1}{3C \ln 2} \Omega$$

$$= \frac{1}{3 \times 10^{-5} \times 0.69} \Omega = 48 \text{ k}\Omega$$

因 $R_1 = R_2$, 所以取两只 $47\text{k}\Omega$ 的电阻与一个 $2\text{k}\Omega$ 的电位器串联, 即得到图 6.5.9 所示的设计结果。




图 6.5.8 用 555 定时器组成的
占空比可调的多谐振荡器




图 6.5.9 例 6.5.1 设计的多谐振荡器

本章小结

在这一章里我们介绍了用于产生矩形脉冲的各种电路。其中一类是脉冲整形电路, 它们虽然不能自动产生脉冲信号, 但能把其他形状的周期性信号变换为所要求的矩形脉冲信号, 达到整形的目的。

施密特触发器和单稳态触发器是最常用的两种整形电路。因为施密特触发器输出的高、低电平随输入信号的电平改变, 所以输出脉冲的宽度是由输入信号决定的。由于它的滞回特性和输出电平转换过程中正反馈的作用, 所以输出电压波形的边沿得到明显的改善。单稳态触发器输出信号的宽度则完全由电路参数决定, 与输入信号无关。输入信号只起触发作用。因此, 单稳态触发器可以用于产生固定宽度的脉冲信号。

另一类是自激的脉冲振荡器, 它们不需要外加输入信号, 只要接通供电电源, 就自动产生矩形脉冲信号。本章介绍的多谐振荡器电路从工作原理上可以分为两种类型: 一种是利用闭合回路的正反馈产生振荡的。对称式多谐振荡器、

非对称式多谐振荡器以及石英晶体多谐振荡器都属于这一种。第二种是靠闭合回路的延迟负反馈作用产生振荡的。环形振荡器和用施密特触发器组成的振荡器都属于这一种。

压控振荡器是一种电压/频率变换电路(V/F变换电路),在自动控制和测量以及信号传输中具有广泛的用途。它的振荡频率受输入的模拟电压信号控制。在本章介绍的几种压控振荡器电路中,都是用输入电压信号去改变振荡过程中电容充、放电电流的大小实现对频率控制的。不同类型、不同型号集成压控振荡器产品在电压/频率变换的线性度上相差很大。

555定时器是一种用途很广的集成电路,除了能组成施密特触发器、单稳态触发器和多谐振荡器以外,还可以接成各种应用电路。读者可参阅有关书籍并且根据需要自行设计出所需要的电路。

在分析单稳态触发器和多谐振荡器时,我们采用的是波形分析法。在分析一些简单的脉冲电路时,这种方法物理概念清楚,简单实用。现将这种分析方法的步骤归纳如下:

①分析电路的工作过程,定性地画出电路中各点电压的波形,找出决定电路状态发生转换的控制电压。

②画出控制电压充、放电的等效电路,并将得到的电路化简。

③确定每个控制电压充、放电的起始值、终了值和转换值。

④计算充、放电时间,求出所需的计算结果。

可以看出,这种分析方法的关键在于能否通过对电路工作过程的分析正确地画出电路各点的电压波形。为此,必须正确理解电路的工作原理。

在分析用常见的器件组成的典型脉冲电路时,也可以借助于计算机辅助分析的手段。在一些实用的计算机辅助分析软件中已编制了这些器件的数学模型和电路的分析程序。但无论是建立器件的数学模型还是开发分析程序,都是以充分了解电路的工作原理为基础的。

此外,还可以用集成运算放大器构成多谐振荡器,这部分内容将在模拟电子技术基础课程中讨论。

自我检测题

(一) 试述施密特触发器的工作特点和主要用途。

(二) 若反相输出的施密特触发器输入信号波形如图 T6.2 所示,试画出输出信号的波形。施密特触发器的转换电平 V_{T+} 、 V_{T-} 已在输入信号波形图上标出。

(三) 在图 6.2.1 用 CMOS 反相器组成的施密特触发器电路中,若 $R_1 = 50\text{k}\Omega$, $R_2 = 100\text{k}\Omega$, $V_{DD} = 5\text{V}$, $V_{TH} \approx \frac{1}{2} V_{DD}$, 试求电路的输入转换电平 V_{T+} 、 V_{T-} 以及回差电压 ΔV_T 。

(四) 试说明单稳态触发器的工作特点和主要用途。




图 T6.2

(五) 试判断在图 T6.5 所示的单稳态触发器电路中, 为加大输出脉冲宽度所采取的下列措施哪些是对的, 哪些是错的。如果是对的, 在()内打√; 如果是错的, 在()内打×:

(1) 加大 R_d (); (2) 减小 R (); (3) 加大 C (); (4) 提高 V_{DD} (); (5) 增加输入触发脉冲的宽度 ()。




图 T6.5




图 T6.6

(六) 在图 T6.6 所示的对称式多谐振荡器电路中, 试判断为提高振荡频率所采取的下列措施哪些是对的, 哪些是错的。如果是对的, 在()内画√; 如果是错的, 在()内画×:

(1) 加大电容 C 的电容量 (); (2) 减小电阻 R 的阻值 (); (3) 提高电源电压 ()。

(七) 图 T6.7 是由五个同样的与非门接成的环形振荡器。今测得输出信号的重复频率为 10MHz , 试求每个门的平均传输延迟时间。假定所有与非门的传输延迟时间相同, 而且 $t_{\text{PHL}} = t_{\text{PLH}} = t_{\text{pd}}$ 。




图 T6.7

(八) 试画出用 555 定时器组成施密特触发器、单稳态触发器和多谐振荡器时电路的连接图。

思考题和习题

[题 6.1] 用施密特触发器能否寄存 1 位二值数据, 说明理由。

[题 6.2] 在图 P6.2(a) 所示的施密特触发器电路中, 已知 $R_1 = 10\text{k}\Omega$, $R_2 = 30\text{k}\Omega$ 。 G_1 和 G_2 为 CMOS 反相器, $V_{DD} = 15\text{V}$ 。

(1) 试计算电路的正向阈值电压 V_{T+} 、负向阈值电压 V_{T-} 和回差电压 ΔV_T 。




图 P6.2

(2) 若将图 P6.2(b)给出的电压信号加到图 P6.2(a)电路的输入端,试画出输出电压的波形。

[题 6.3] 图 P6.3 是用 CMOS 反相器接成的压控施密特触发器电路,试分析它的转换电平 V_{T+} 、 V_{T-} 以及回差电压 ΔV_T 与控制电压 V_{CO} 的关系。

[题 6.4] 在图 6.2.3 的施密特触发器电路中,若 G_1 和 G_2 为 74LS 系列与非门和反相器,它们的阈值电压 $V_{TH} = 1.1V$, $R_1 = 1k\Omega$, $R_2 = 2k\Omega$,二极管的导通压降 $V_D = 0.7V$,试计算电路的正向阈值电压 V_{T+} 、负向阈值电压 V_{T-} 和回差电压 ΔV_T 。




图 P6.3




图 P6.5

[题 6.5] 图 P6.5 是具有电平偏移二极管的施密特触发器电路,试分析它的工作原理,并画出电压传输特性。 G_1 、 G_2 、 G_3 均为 TTL 电路。

[题 6.6] 在图 P6.6 的整形电路中,试画出输出电压 v_o 的波形。输入电压 v_i 的波形如图中所示,假定它的低电平持续时间比 R 、 C 电路的时间常数大得多。




图 P6.6

[题 6.7] 能否用图 P6.6 中的电路作单稳态触发器使用? 试说明理由。

[题 6.8] 在图 6.3.1 给出的微分型单稳态触发器电路中,已知 $R = 51k\Omega$, $C = 0.01\mu F$, 电源电压 $V_{DD} = 10V$,试求在触发信号作用下输出脉冲的宽度和幅度。

[题 6.9] 图 P6.9 是用 TTL 门电路接成的微分型单稳态触发器。其中 R_d 阻值足够大, 保证稳态时 v_A 为高电平。R 的阻值很小, 保证稳态时 v_E 为低电平。试分析该电路在给定触发信号 v_i 作用下的工作过程, 画出 v_A 、 v_{O1} 、 v_{E2} 和 v_O 的电压波形。 C_d 的电容量很小, 它与 R_d 组成微分电路。




图 P6.9

[题 6.10] 在图 P6.9 的微分型单稳态触发器电路中, 若 G_1 和 G_2 为 74 系列 TTL 门电路, 它们的 $V_{OH} = 3.2V$, $V_{OL} \approx 0$, $V_{TH} = 1.3V$, $R = 0.3k\Omega$, $C = 0.01\mu F$, 试计算电路输出负脉冲的宽度。

[题 6.11] 在图 6.3.5 的积分型单稳态触发器电路中, 若 G_1 和 G_2 为 74LS 系列门电路, 它们的 $V_{OH} = 3.4V$, $V_{OL} \approx 0$, $V_{TH} = 1.1V$, $R = 1k\Omega$, $C = 0.01\mu F$, 试求在触发信号作用下输出负脉冲的宽度。设触发脉冲的宽度大于输出脉冲的宽度。

[题 6.12] 图 P6.12 是用两个集成单稳态触发器 74121 所组成的脉冲变换电路, 外接电阻和外接电容的参数如图中所示。试计算在输入触发信号 v_i 作用下 v_{O1} 、 v_{O2} 输出脉冲的宽度, 并画出与 v_i 波形相对应的 v_{O1} 、 v_{O2} 的电压波形。 v_i 的波形如图中所示。




图 P6.12

[题 6.13] 在图 6.4.1 所示的对称式多谐振荡器电路中, 若 $R_1 = R_2 = 1k\Omega$, $C_1 = C_2 =$

$0.1\mu\text{F}$, G_1 和 G_2 为 74LS04(六反相器)中的两个反相器, G_1 和 G_2 的 $V_{\text{OH}} = 3.4\text{V}$, $V_{\text{TH}} = 1.1\text{V}$, $V_{\text{IK}} = -1.5\text{V}$, $R_1 = 20\text{k}\Omega$, 求电路的振荡频率。

[题 6.14] 图 P6.14 是用 CMOS 反相器组成的对称式多谐振荡器。若 $R_{F1} = R_{F2} = 10\text{k}\Omega$, $C_1 = C_2 = 0.01\mu\text{F}$, $R_{P1} = R_{P2} = 33\text{k}\Omega$, 试求电路的振荡频率, 并画出 v_{I1} , v_{O1} , v_{I2} , v_{O2} 各点的电压波形。

[题 6.15] 在图 6.4.6 非对称式多谐振荡器电路中, 若 G_1 , G_2 为 CMOS 反相器, $R_1 = 9.1\text{k}\Omega$, $C = 0.001\mu\text{F}$, $R_P = 100\text{k}\Omega$, $V_{\text{DD}} = 5\text{V}$, $V_{\text{TH}} = 2.5\text{V}$, 试计算电路的振荡频率。

[题 6.16] 如果将图 6.4.6 非对称式多谐振荡器中的 G_1 和 G_2 改用 TTL 反相器, 并将 R_P 短路, 试画出电容 C 充、放电时的等效电路, 并求出计算电路振荡频率的公式。

[题 6.17] 图 P6.17 是用反相器接成的环形振荡器电路。某同学在用示波器观察输出电压 v_O 的波形时发现, 取 $n = 3$ 和 $n = 5$ 所测得的脉冲频率几乎相等, 试分析其原因。




图 P6.14




图 P6.17

[题 6.18] 在图 6.4.12(b)的环形振荡器电路中, 试说明:

- (1) R 、 C 、 R_S 各起什么作用?
- (2) 为降低电路的振荡频率可以调节哪些电路参数? 是加大还是减小?
- (3) R 的最大值有无限制?

[题 6.19] 在图 6.4.12(b)所示的环形振荡器电路中, 若给定 $R = 200\Omega$, $R_S = 100\Omega$, $C = 0.01\mu\text{F}$, G_1 , G_2 和 G_3 为 74 系列 TTL 门电路 ($V_{\text{OH}} = 3\text{V}$, $V_{\text{OL}} \approx 0$, $V_{\text{TH}} = 1.3\text{V}$), 试计算电路的振荡频率。

[题 6.20] 在图 6.4.17 电路中, 已知 CMOS 集成施密特触发器的电源电压 $V_{\text{DD}} = 15\text{V}$, $V_{\text{T+}} = 9\text{V}$, $V_{\text{T-}} = 4\text{V}$, 试问:

- (1) 为了得到占空比为 $q = 50\%$ 的输出脉冲, R_1 与 R_2 的比值应取多少?
- (2) 若给定 $R_1 = 3\text{k}\Omega$, $R_2 = 8.2\text{k}\Omega$, $C = 0.05\mu\text{F}$, 电路的振荡频率为多少? 输出脉冲的占空比又是多少?

[题 6.21] 图 P6.21 是用 LM566 接成的压控振荡器(原理图见图 6.4.21)。给定 $R_{\text{ext}} = 10\text{k}\Omega$, $C_{\text{ext}} = 0.01\mu\text{F}$, $V_{\text{CC}} = 12\text{V}$, 试求输入控制电压 v_i 在 $9 \sim 12\text{V}$ 范围内变化时, 输出脉冲 v_{O2} 频率变化范围有多大?

[题 6.22] 上题中若输出矩形脉冲的高、低电平分别为 11V 和 5V , 试问用什么办法能把它的高、低电平转换成 5V 和 0.1V ?




图 P6.21




图 P6.23

〔题 6.23〕 图 P6.23 是用 LM331 接成的温度/频率变换器。其中 R_L 是热敏电阻, 它的阻值和温度的关系为 $R_L = R_0(1 - \alpha\Delta T)$ 。 R_0 为 $t = 25^\circ\text{C}$ 时的阻值, α 为温度系数, ΔT 为偏离基准温度 (25°C) 的温度增量。若给定 $R_0 = 100\text{k}\Omega$, $\alpha = 0.05$, 其他元件参数如图中所标注, 试求:

- (1) $t = 25^\circ\text{C}$ 时的初始振荡频率。
- (2) 温度每变化 1°C 振荡频率改变多少?

〔题 6.24〕 在图 6.5.2 用 555 定时器接成的施密特触发器电路中, 试求:

- (1) 当 $V_{CC} = 12\text{V}$, 而且没有外接控制电压时, V_{T+} 、 V_{T-} 及 ΔV_T 值。
- (2) 当 $V_{CC} = 9\text{V}$, 外接控制电压 $V_{CO} = 5\text{V}$ 时, V_{T+} 、 V_{T-} 、 ΔV_T 各为多少。

〔题 6.25〕 图 P6.25 是用 555 定时器组成的开机延时电路。若给定 $C = 25\mu\text{F}$, $R = 91\text{k}\Omega$, $V_{CC} = 12\text{V}$, 试计算常闭开关 S 断开以后经过多长的延迟时间 v_O 才跳变为高电平。

〔题 6.26〕 在使用图 6.5.4 由 555 定时器组成的单稳态触发器电路时对触发脉冲的宽度有无限制? 当输入脉冲的低电平持续时间过长时, 电路应作何修改?

〔题 6.27〕 试用 555 定时器设计一个单稳态触发器, 要求输出脉冲宽度在 1~10 秒的范围内可手动调节。给定 555 定时器的电源为 15V。触发信号来自 TTL 电路, 高低电平分别为 3.4V 和 0.1V。

〔题 6.28〕 在图 6.5.6 用 555 定时器组成的多谐振荡器电路中, 若 $R_1 = R_2 = 5.1\text{k}\Omega$, $C = 0.01\mu\text{F}$, $V_{CC} = 12\text{V}$, 试计算电路的振荡频率。

〔题 6.29〕 图 P6.29 是用 555 定时器构成的压控振荡器, 试求输入控制电压 v_i 和振荡频率之间的关系式。当 v_i 升高时频率是升高还是降低?

〔题 6.30〕 图 P6.30 是一个简易电子琴电路, 当琴键 $S_1 \sim S_n$ 均未按下时, 三极管 T 接近饱和导通, v_E 约为 0V, 使 555 定时器组成的振荡器停振。当按下不同琴键时, 因 $R_1 \sim R_n$ 的阻值不等, 扬声器发出不同的声音。

若 $R_n = 20\text{k}\Omega$, $R_1 = 10\text{k}\Omega$, $R_E = 2\text{k}\Omega$, 三极管的电流放大系数 $\beta = 150$, $V_{CC} = 12\text{V}$, 振荡器外接电阻、电容参数如图所示, 试计算按下琴键 S_1 时扬声器发出声音的频率。

〔题 6.31〕 图 P6.31 是用两个 555 定时器接成的延迟报警器。当开关 S 断开后, 经过

一定的延迟时间后扬声器开始发出声音。如果在延迟时间内 S 重新闭合, 扬声器不会发出声音。在图中给定的参数下, 试求延迟时间的具体数值和扬声器发出声音的频率。图中的 G_1 是 CMOS 反相器, 输出的高、低电平分别为 $V_{OH} \approx 12V$, $V_{OL} \approx 0V$ 。




图 P6.25




图 P6.29




图 P6.30




图 P6.31

[题 6.32] 图 P6.32 是救护车扬声器发音电路。在图中给出的电路参数下,试计算扬声器发出声音的高、低音频率以及高、低音的持续时间。当 $V_{CC}=12V$ 时,555 定时器输出的高、低电平分别为 $11V$ 和 $0.2V$,输出电阻小于 100Ω 。




图 P6.32

第七章 半导体存储器

内 容 提 要

本章系统地介绍各种半导体存储器的工作原理和使用方法。

在只读存储器(ROM)中,逐一介绍了掩模 ROM、PROM、EPROM 和快闪存储器等不同类型的 ROM 的工作原理和特点。在随机存储器(RAM)中,分别介绍了静态随机存储器(SRAM)和动态随机存储器(DRAM)两种不同的类型。

此外,还讲述了存储器扩展存储容量的连接方法以及用存储器设计组合逻辑电路的概念。

7.1 概述

半导体存储器是一种能存储大量二值信息(或称为二值的数据)的半导体器件。

在电子计算机以及其他一些数字系统的工作过程中,都需要对大量的数据进行存储。因此,存储器也就成了这些数字系统不可缺少的组成部分。

由于计算机处理的数据量越来越大,运算速度越来越快,这就要求存储器具有更大的存储容量和更快的存取速度。通常都把存储量和存取速度作为衡量存储器性能的重要指标。目前动态存储器的容量已达 10^9 位/片。一些高速随机存储器的存取时间仅 10ns 左右。

因为半导体存储器的存储单元数目极其庞大而器件的引脚数目有限,所以在电路结构上就不可能像寄存器那样把每个存储单元的输入和输出直接引出。为了解决这个矛盾,在存储器中给每个存储单元编了一个地址,只有被输入地址代码指定的那些存储单元才能与公共的输入/输出引脚接通,进行数据的读出或写入。

半导体存储器的种类很多,首先从存、取功能上可以分为只读存储器(Read-Only Memory,简称 ROM)和随机存储器(Random Access Memory,简称 RAM)两大类。

只读存储器在正常工作状态下只能从中读取数据,不能快速地随时修改或

重新写入数据。ROM的优点是电路结构简单,而且在断电以后数据不会丢失。它的缺点是只适用于存储那些固定数据的场合。只读存储器中又有掩模 ROM、可编程 ROM(Programmable Read-Only Memory,简称 PROM)和可擦除的可编程 ROM(Erasable Programmable Read-Only Memory,简称 EPROM)几种不同类型。掩模 ROM 中的数据在制作时已经确定,无法更改。PROM 中的数据可以由用户根据自己的需要写入,但一经写入以后就不能再修改了。EPROM 里的数据则不但可以由用户根据自己的需要写入,而且还能擦除重写,所以具有更大的使用灵活性。

随机存储器与只读存储器的根本区别在于,正常工作状态下就可以随时向存储器里写入数据或从中读出数据。根据所采用的存储单元工作原理的不同,又将随机存储器分为静态存储器(Static Random Access Memory,简称 SRAM)和动态存储器(Dynamic Random Access Memory,简称 DRAM)。由于动态存储器存储单元的结构非常简单,所以它所能达到的集成度远高于静态存储器。但是动态存储器的存取速度不如静态存储器快。

另外,从制造工艺上又可以把存储器分为双极型和 MOS 型。鉴于 MOS 电路(尤其是 CMOS 电路)具有功耗低、集成度高的优点,所以目前大容量的存储器都是采用 MOS 工艺制作的。

7.2 只读存储器(ROM)

7.2.1 掩模只读存储器

在采用掩模工艺制作 ROM 时,其中存储的数据是由制作过程中使用的掩模板决定的。这种掩模板是按照用户的要求而专门设计的。因此,掩模 ROM 在出厂时内部存储的数据就已经“固化”在里边了。

ROM 的电路结构包含存储矩阵、地址译码器和输出缓冲器三个组成部分,如图 7.2.1 所示。存储矩阵由许多存储单元排列而成。存储单元可以用二极管构成,也可以用双极型三极管或 MOS 管构成。每个单元能存放 1 位二值代码(0 或 1)。每一个或一组存储单元有一个对应的地址代码。

地址译码器的作用是将输入的地址代码译成相应的控制信号,利用这个控制信号从存储矩阵中把指定的单元选出,并把其中的数据送到输出缓冲器。

输出缓冲器的作用有两个,一是能提高存储器的带负载能力,二是实现对输出状态的三态控制,以便与系统的总线联接。

图 7.2.2 是具有 2 位地址输入码和 4 位数据输出的 ROM 电路,它的存储




图 7.2.1 ROM 的电路结构框图

单元使用二极管构成。它的地址译码器由 4 个二极管与门组成。2 位地址代码 $A_1 A_0$ 能给出 4 个不同的地址。地址译码器将这 4 个地址代码分别译成 $W_0 \sim W_3$ 4 根线上的高电平信号。存储矩阵实际上是由 4 个二极管或门组成的编码器，当 $W_0 \sim W_3$ 每根线上给出高电平信号时，都会在 $D_3 \sim D_0$ 4 根线上输出一个 4 位二值代码。通常将每个输出代码叫一个“字”，并把 $W_0 \sim W_3$ 叫做字线，把 $D_0 \sim D_3$ 叫做位线（或数据线），而 A_1, A_0 称为地址线。输出端的缓冲器用来提高带负载能力，并将输出的高、低电平变换为标准的逻辑电平。同时，通过给定 \overline{EN} 信号实现对输出的三态控制。

在读取数据时，只要输入指定的地址码并令 $\overline{EN} = 0$ ，则指定地址内各存储单




图 7.2.2 二极管 ROM 的电路结构图

元所存的数据便会出现在输出数据线上。例如当 $A_1A_0 = 10$ 时, $W_2 = 1$, 而其他字线均为低电平。由于只有 D'_2 一根线与 W_2 间接有二极管, 所以这个二极管导通后使 D'_2 为高电平, 而 D'_0 、 D'_1 和 D'_3 为低电平。如果这时 $\overline{EN} = 0$, 即可在数据输出端得到 $D_3D_2D_1D_0 = 0100$ 。全部 4 个地址内的存储内容列于表 7.2.1 中。

不难看出, 字线和位线的每个交叉点都是一个存储单元。交叉点处接有二极管时相当于存 1, 没有接二极管时相当于存 0。交叉点的数目也就是存储单元数。习惯上用存储单元的数目表示存储器的存储量(或称容量), 并写成“(字数) × (位数)”的形式。例如图 7.2.2 中 ROM 的存储量应表示成“4 × 4 位”。

表 7.2.1 图 7.2.2 ROM 中的数据表

地 址		数 据			
A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	1	0	1
0	1	1	0	1	1
1	0	0	1	0	0
1	1	1	1	1	0

从图 7.2.2 中还可以看到, ROM 的电路结构很简单, 所以集成度可以做得很高, 而且一般都是批量生产, 价格便宜。

采用 MOS 工艺制作 ROM 时, 译码器、存储矩阵和输出缓冲器全用 MOS 管组成。图 7.2.3 给出了 MOS 管存储矩阵的原理图。在大规模集成电路中 MOS 管多做成对称结构, 同时也为了画图的方便, 一般都采用图中所用的简化画法。

图 7.2.3 中以 N 沟道增强型 MOS 管代替了图 7.2.2 中的二极管。字线与位线的交叉点上接有 MOS 管时相当于存 1, 没有接 MOS 管时相当于存 0。




图 7.2.3 用 MOS 管构成的存储矩阵

当给定地址代码后, 经译码器译成 $W_0 \sim W_3$ 中某一根字线上的高电平, 使接在这根字线上的 MOS 管导通, 并使与这些 MOS 管漏极相连的位线为低电平, 经输出缓冲器反相后, 在数据输出端得到高电平, 输出为 1。图 7.2.3 存储

矩阵中所存的数据与表 7.2.1 中的数据相同。

7.2.2 可编程只读存储器(PROM)

在开发数字电路新产品的工作过程中,设计人员经常需要按照自己的设想迅速得到存有所需内容的 ROM。这时可以通过将所需内容自行写入 PROM 而得到要求的 ROM。

PROM 的总体结构与掩模 ROM 一样,同样由存储矩阵、地址译码器和输出电路组成。不过在出厂时已经在存储矩阵的所有交叉点上全部制作了存储元件,即相当于在所有存储单元中都存入了 1。

图 7.2.4 是熔丝型 PROM 存储单元的原理图。它由一只三极管和串在发射极的快速熔断丝组成。三极管的 be 结相当于接在字线与位线之间的二极管。熔丝用很细的低熔点合金丝或多晶硅导线制成。在写入数据时只要设法将需要存入 0 的那些存储单元上的熔丝烧断就行了。

图 7.2.5 是一个 16×8 位 PROM 的结构原理图。编程时首先应输入地址代码,找出要写入 0 的单元地址。然后使 V_{CC} 和选中的字线提高到编程所要求的高电平,同时在编程单元的位线上加入编程脉冲(幅度约 20V,持续时间约十




图 7.2.4 熔丝型 PROM 的存储单元




图 7.2.5 PROM 的结构原理图

几微秒)。这时写入放大器 A_w 的输出为低电平,低内阻状态,有较大的脉冲电流流过熔丝,将其熔断。正常工作的读出放大器 A_R 输出的高电平不足以使 D_z 导通, A_w 不工作。

可见,PROM 的内容一经写入以后,就不可能修改了,所以它只能写入一次。因此,PROM 仍不能满足研制过程中经常修改存储内容的需要。这就要求生产一种可以擦除重写的 ROM。

7.2.3 可擦除的可编程只读存储器(EPROM)

由于可擦除的可编程 ROM(EPROM)中存储的数据可以擦除重写,因而在需要经常修改 ROM 中内容的场合它便成为一种比较理想的器件。

最早研究成功并投入使用的 EPROM 是用紫外线照射进行擦除的,并被称之为 EPROM。因此,现在一提到 EPROM 就是指的这种用紫外线擦除的可编程 ROM(Ultra Violet Erasable Programmable Read - Only Memory,简称 UVE-EPROM)。

不久又出现了用电信号可擦除的可编程 ROM(Electrically Erasable Programmable Read - Only Memory,简称 E^2 PROM)。后来又研制成功的快闪存储器(Flash Memory)也是一种用电信号擦除的可编程 ROM。

一、EPROM(UVEEPROM)

EPROM 与前面已经讲过的 PROM 在总体结构形式上没有多大区别,只是采用了不同的存储单元。

早期 EPROM 的存储单元中使用了浮栅雪崩注入 MOS 管(Floating - gate Avalanche - Injection Metal - Oxide - Semiconductor,简称 FAMOS 管),它的结构示意图和符号如图 7.2.6 所示。




图 7.2.6 FAMOS 管的结构和符号

FAMOS 管本身是一个 P 沟道增强型的 MOS 管,但栅极“浮置”于 SiO_2 层内,与其他部分均不相连,处于完全绝缘的状态。如果在它的漏极和源极之间加上比正常工作电压高得多的负电压(通常为 $-45V$ 左右),则可使漏极与衬底之间的 PN 结产生雪崩击穿,耗尽区里的电子在强电场作用下以很高的速度从漏极的 P^+ 区向外射出,其中速度最快的一部分电子穿过 SiO_2 层而到达浮置栅,被浮置栅俘获而形成栅极存储电荷。这个过程就叫做雪崩注入。漏极和源极间的高电压去掉以后,由于注入到栅极上

的电荷没有放电通路,所以能长久保存下来。在 $+125^{\circ}\text{C}$ 的环境温度下,70%以上的电荷能保存10年以上。在栅极获得足够的电荷以后,漏-源间便形成导电沟道,使FAMOS管导通。

如果用紫外线或X射线照射FAMOS管的栅极氧化层,则 SiO_2 层中将产生电子-空穴对,为浮置栅上的电荷提供泄放通道,使之放电。待栅极上的电荷消失以后,导电沟道也随之消失,FAMOS管恢复为截止状态。这个过程称为擦除。擦除时间约需20~30分钟。为便于擦除操作,在器件外壳上装有透明的石英盖板。在写好数据以后应使用不透明的胶带将石英盖板遮蔽,以防止数据丢失。

用FAMOS管作存储单元时,还要用一只普通的P沟道MOS管 T_2 与之串联,如图7.2.7所示。这只普通MOS管的栅极受字线控制。产品在出厂时所有的FAMOS管都处于截止状态。在进行写入操作时,首先输入选好的地址,使需要写入数据的那些单元所在字线为低电平。然后,在应该写入1的那些位线上加入负脉冲,使被选中的单元内FAMOS管发生雪崩击穿,存储单元记入1。

在读出数据时,只需输入指定的地址代码,相应的字线便给出低电平。这根字线所接的一行存储单元中栅极已注入电荷的FAMOS管导通,使所接的位线变成高电平,读出1;栅极未注入电荷的FAMOS管截止,所连接的位线为低电平,读出0。

因为采用FAMOS管的存储单元需用两只MOS管,所以单元面积较大,而且产生雪崩击穿所需要的电压也比较高。此外,PMOS管的开关速度也较低。鉴于上述缺点,目前多改用叠栅注入MOS管(Stacked-gate Injection Metal-Oxide-Semiconductor,简称SIMOS管)制作EPROM的存储单元。

图7.2.8是SIMOS管的结构原理图和符号。它是一个N沟道增强型的MOS管,有两个重叠的栅极——控制栅 G_c 和浮置栅 G_f 。控制栅 G_c 用于控制读出和写入,浮置栅 G_f 用于长期保存注入电荷。




图 7.2.8 SIMOS 管的结构和符号




图 7.2.7 使用 FAMOS 管的存储单元

浮置栅上未注入电荷以前,在控制栅上加入正常的高电平能够使漏-源之间产生导电沟道,SIMOS管导通。反之,在浮置栅上注入了负电荷以后,必须在控制栅上加入更高的电压才能抵消注入电荷的影响而形成导电沟道,因此在栅极加上正常的高电平信号时 SIMOS 管将不会导通。

当漏-源间加以较高的电压(约 $+20 \sim +25\text{V}$)时,将发生雪崩击穿现象。如果同时在控制栅上加以高压脉冲(幅度约 $+25\text{V}$,宽度约 50ms),则在栅极电场的作用下,一些速度较高的电子便穿越 SiO_2 层到达浮置栅,被浮置栅俘获而形成注入电荷。浮置栅上注入了电荷的 SIMOS 管相当于写入了 1 ,未注入电荷的相当于存入了 0 。

图 7.2.9 是用 SIMOS 管组成的 EPROM,写入数据时漏极和控制栅极的控制电路没有画出。这是一个 256×1 位的 EPROM,256 个存储单元排列成 16×16 矩阵。输入地址的高 4 位加到行地址译码器上,从 16 行存储单元中选出要读的一行。输入地址的低 4 位加到列地址译码器上,再从选中的一行存储单元中选出要读的一位。如果这时 $\overline{EN} = 0$,则这一位数据便出现在输出端上。




图 7.2.9 使用 SIMOS 管的 256×1 位 EPROM

采用 SIMOS 管的 EPROM 同样能用紫外线擦除,然后重新写入新的数据。

二、E²PROM

虽然用紫外线擦除的 EPROM 具备了可擦除重写的功能,但擦除操作复杂,擦除速度很慢。为克服这些缺点,又研制成了可以用电信号擦除的可编程 ROM,这就是通常所说的 E²PROM。

在 E²PROM 的存储单元中采用了一种叫做浮栅隧道氧化层 MOS 管(Floating gate Tunnel Oxide,简称 Flotox 管),它的结构如图 7.2.10 所示。




图 7.2.10 Flotox 管的结构和符号




图 7.2.11 E²PROM 的存储单元


Flotox 管与 SIMOS 管相似,它也属于 N 沟道增强型的 MOS 管,并且有两个栅极——控制栅 G_c 和浮置栅 G_f 。所不同的是 Flotox 管的浮置栅与漏区之间有一个氧化层极薄(厚度在 $2 \times 10^{-8} \text{m}$ 以下)的区域。这个区域称为隧道区。当隧道区的电场强度大到一定程度时($>10^7 \text{V/cm}$),便在漏区和浮置栅之间出现导电隧道,电子可以双向通过,形成电流。这种现象称为隧道效应。

加到控制栅 G_c 和漏极 D 上的电压是通过浮置栅—漏极间的电容和浮置栅—控制栅间的电容分压加到隧道区上的。为了使加到隧道区上的电压尽量大,需要尽可能减小浮置栅和漏区间的电容,因而要求把隧道区的面积作得非常小。可见,在制作 Flotox 管时对隧道区氧化层的厚度、面积和耐压的要求都很严格。

为了提高擦、写的可靠性,并保护隧道区超薄氧化层,在 E²PROM 的存储单元中除 Flotox 管以外还附加了一个选通管,如图 7.2.11 所示。图中的 T_1 为 Flotox 管(也称做存储管), T_2 为普通的 N 沟道增强型 MOS 管(也称选通管)。根据浮置栅上是否充有负电荷来区分单元的 1 或 0 状态。

图 7.2.12 给出了 E²PROM 存储单元在三种不同工作状态下各个电极所加电压的情况。

在读出状态下, G_c 上加 +3V 电压,字线 W_f 给出 +5V 的正常高电平,如图 7.2.12(a)所示。这时选通管 T_2 导通,如果 Flotox 管的浮置栅上没充有负电荷,则 T_1 导通,在位线 B_f 上读出 0(低电平);如果 Flotox 管的浮置栅上充有负电荷,则 T_1 截止, B_f 上读出 1(高电平)。这样就免除了每次读出时都要在栅极

图 7.2.12 E²PROM 存储单元的三种工作状态

(a) 读出状态 (b) 擦除(写 1)状态 (c) 写入(写 0)状态

上施加脉冲电压,延长隧道区超薄氧化层的寿命。

在擦除状态下,Flotox 管的控制栅 G_c 和字线 W_1 上加 +20V 左右、宽度约 10ms 的脉冲电压,漏区接 0 电平,如图 7.2.12(b)所示。这时经 $G_c - G_t$ 间电容和 $G_t -$ 漏区电容分压在隧道区产生强电场,吸引漏区的电子通过隧道区到达浮置栅,形成存储电荷,使 Flotox 管的开启电压提高到 +7V 以上,成为高开启电压管。读出时 G_c 上的电压只有 +3V,Flotox 管不会导通。一个字节擦除以后,所有的存储单元均为 1 状态。

在写入状态下,应使写入 0 的那些存储单元的 Flotox 管浮置栅放电。为此,在写入 0 时令控制栅 G_c 为 0 电平,同时在字线 W_1 和位线 B_1 上加 +20V 左右、宽度约 10ms 的脉冲电压,如图 7.2.12(c)所示。这时浮置栅上的存储电荷将通过隧道区放电,使 Flotox 管的开启电压降为 0V 左右,成为低开启电压管。读出时 G_c 上加 +3V 电压,Flotox 管为导通状态。

虽然 E²PROM 改用电压信号擦除了,但由于擦除和写入时需要加高电压脉冲,而且擦、写的时间仍较长,所以在系统的正常工作状态下,E²PROM 仍然只能工作在它的读出状态,作 ROM 使用。

三、快闪存储器(Flash Memory)

从上面对 E²PROM 的介绍中可以看到,为了提高擦除和写入的可靠性,E²PROM 的存储单元用了两只 MOS 管。这无疑将限制了 E²PROM 集成度的进一步提高。而快闪存储器则采用了一种类似于 EPROM 的单管叠栅结构的存储单元,制成了新一代用电信号擦除的可编程 ROM。

快闪存储器既吸收了 EPROM 结构简单、编程可靠的优点,又保留了 E²PROM 用隧道效应擦除的快捷特性,而且集成度可以作得很高。图 7.2.13

是快闪存储器采用的叠栅 MOS 管的结构示意图。它的结构与 EPROM 中的 SIMOS 管极为相似,两者最大的区别是浮置栅与衬底间氧化层的厚度不同。在 EPROM 中这个氧化层的厚度一般为 $30 \sim 40\text{nm}$,而在快闪存储器中仅为 $10 \sim 15\text{nm}$ 。而且浮栅与源区重叠的部分是由源区的横向扩散形成的,面积积极小,因而浮置栅-源区间的电容要比浮置栅-控制栅间的电容小得多。当控制栅和源极间加上电压时,大部分电压都将降在浮置栅与源极之间的电容上。快闪存存储器的存储单元就是用这样一只单管组成的,如图 7.2.14 所示。




图 7.2.13 快闪存储器中的叠栅 MOS 管




图 7.2.14 快闪存存储器的存储单元

在读出状态下,字线给出 $+5\text{V}$ 的逻辑高电平,存储单元公共端 V_{ss} 为 0 电平。如果浮置栅上没有充电,则叠栅 MOS 管导通,位线上输出低电平;如果浮置栅上充有负电荷,则叠栅 MOS 管截止,位线上输出高电平。

快闪存存储器的写入方法和 EPROM 相同,即利用雪崩注入的方法使浮栅充电。在写入状态下,叠栅 MOS 管的漏极经位线接至一个较高的正电压(一般为 6V), V_{ss} 接 0 电平,同时在控制栅上加一个幅度 12V 左右、宽度约 $10\mu\text{s}$ 的正脉冲。这时 D-S 间将发生雪崩击穿,一部分速度高的电子便穿过氧化层到达浮置栅,形成浮置栅充电电荷。浮置栅充电后,叠栅 MOS 管的开启电压为 7V 以上,字线为正常的逻辑高电平时它不会导通。

快闪存存储器的擦除操作是利用隧道效应进行的,在这一点上又类似于 $E^2\text{PROM}$ 写入 0 时的操作。在擦除状态下,令控制栅处于 0 电平,同时在源极 V_{ss} 加入幅度为 12V 左右、宽度约 100ms 的正脉冲。这时在浮置栅与源区间极小的重叠部分产生隧道效应,使浮置栅上的电荷经隧道区释放。浮置栅放电后,叠栅 MOS 管的开启电压在 2V 以下,在它的控制栅上加 $+5\text{V}$ 的电压时一定会导通。

由于片内所有叠栅 MOS 管的源极是连在一起的,所以全部存储单元同时被擦除。这也是它不同于 $E^2\text{PROM}$ 的一个特点。

自从 80 年代末期快闪存储器问世以来,便以其高集成度、大容量、低成本和

使用方便等优点而引起普遍关注。产品的集成度在逐年提高,目前已有 64 兆位的产品面市。有人推测,在不久的将来,快闪存储器很可能成为较大容量磁性存储器(例如 PC 机中的软磁盘和硬磁盘等)的替代产品。

7.3 随机存储器(RAM)

随机存储器也叫随机读/写存储器,简称 RAM。在 RAM 工作时可以随时从任何一个指定地址读出数据,也可以随时将数据写入任何一个指定的存储单元中去。它的最大优点是读、写方便,使用灵活。但是,它也存在数据易失性的缺点(即一旦停电以后所存储的数据将随之丢失)。RAM 又分为静态随机存储器 SRAM 和动态随机存储器 DRAM 两大类。

7.3.1 静态随机存储器(SRAM)

一、SRAM 的结构和工作原理

SRAM 电路通常由存储矩阵、地址译码器和读/写控制电路(也叫输入/输出电路)三部分组成,如图 7.3.1 所示。




图 7.3.1 SRAM 的结构框图

存储矩阵由许多存储单元排列而成,每个存储单元能存储 1 位二值数据(1 或 0),在译码器和读/写电路的控制下,既可以写入 1 或 0,又可以将存储的数据读出。

地址译码器一般都分成行地址译码器和列地址译码器两部分。行地址译码器将输入地址代码的若干位译成某一条字线的输出高、低电平信号,从存储矩阵

中选中一行存储单元；列地址译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号，从字线选中的一行存储单元中再选 1 位（或几位），使这些被选中的单元与读/写控制电路与输入/输出端接通，以便对这些单元进行读、写操作。

读/写控制电路用于对电路的工作状态进行控制。当读/写控制信号 $R/\bar{W} = 1$ 时，执行读操作，将存储单元里的数据送到输入/输出端上。当 $R/\bar{W} = 0$ 时，执行写操作，加到输入/输出端上的数据被写入存储单元中。图中的双向箭头表示一组可双向传输数据的导线，它所包含的导线数目等于并行输入/输出数据的位数。多数 RAM 集成电路是用一根读/写控制线控制读/写操作的，但也有少数的 RAM 集成电路是用两个输入端分别进行读和写控制的。

在读/写控制电路上都另设有片选输入端 \overline{CS} 。当 $\overline{CS} = 0$ 时 RAM 为正常工作状态；当 $\overline{CS} = 1$ 时所有的输入/输出端均为高阻态，不能对 RAM 进行读/写操作。




图 7.3.2 1024 × 4 位 RAM(2114) 的结构框图

图 7.3.2 是一个 1024 × 4 位 RAM 的实例——2114 的结构框图。其中 4096 个存储单元排列成 64 行 × 64 列的矩阵。10 位输入地址代码分成两组译码。 $A_3 \sim A_8$ 6 位地址码加到行地址译码器上，用它的输出信号从 64 行存储单元中选出指定的一行。另外 4 位地址码加到列地址译码器上，利用它的输出信

号再从已选中的一行里挑出要进行读/写的4个存储单元。

$I/O_1 \sim I/O_4$ 既是数据输入端又是数据输出端。读/写操作在 R/\bar{W} 和 \bar{CS} 信号的控制下进行。当 $\bar{CS} = 0$, 且 $R/\bar{W} = 1$ 时, 读/写控制电路工作在读出状态。这时由地址译码器选中的4个存储单元中的数据被送到 $I/O_1 \sim I/O_4$ 。

当 $\bar{CS} = 0$, 且 $R/\bar{W} = 0$ 时, 执行写入操作。这时读/写控制电路工作在写入工作状态, 加到 $I/O_1 \sim I/O_4$ 端的输入数据便被写入指定的4个存储单元中去。

2114 采用高速 NMOS 工艺制作, 使用单一的 +5V 电源, 全部输入、输出逻辑电平与 TTL 电路兼容, 完成一次读或写操作的时间为 100~200ns。

若令 $\bar{CS} = 1$, 则所有的 I/O 端均处于禁止态, 将存储器内部电路与外部连线隔离。因此, 可以直接把 $I/O_1 \sim I/O_4$ 与系统总线相连, 或将多片 2114 的输入/输出端并联运用。

二、SRAM 的静态存储单元

静态存储单元是在静态触发器的基础上附加门控管而构成的。因此, 它是靠触发器的自保功能存储数据的。

图 7.3.3 是用六只 N 沟道增强型 MOS 管组成的静态存储单元。其中的 $T_1 \sim T_4$ 组成基本 RS 触发器, 用于记忆 1 位二值代码。 T_5 和 T_6 是门控管, 作模拟开关使用, 以控制触发器的 Q 、 \bar{Q} 和位线 B_i 、 \bar{B}_i 之间的联系。 T_5 、 T_6 的开关状态由字线 X_i 的状态决定。 $X_i = 1$ 时 T_5 、 T_6 导通, 触发器的 Q 和 \bar{Q} 端与位线 B_i 、 \bar{B}_i 接通; $X_i = 0$ 时 T_5 、 T_6 截止, 触发器与位线之间的联系被切断。 T_7 、 T_8 是每一列存储单元公用的两个门控管, 用于和读/写缓冲放大器之间的连接。 T_7 、 T_8 的开关状态




图 7.3.3 六管 NMOS 静态存储单元

由列地址译码器的输出 Y_j 来控制, $Y_j = 1$ 时导通, $Y_j = 0$ 时截止。

存储单元所在的一行和所在的一列同时被选中以后, $X_i = 1$ 、 $Y_j = 1$, T_5 、 T_6 、 T_7 、 T_8 均处于导通状态。 Q 和 \bar{Q} 与 B_j 和 \bar{B}_j 接通。如果这时 $\overline{CS} = 0$ 、 $R/\overline{W} = 1$, 则读/写缓冲放大器的 A_1 接通、 A_2 和 A_3 截止, Q 端的状态经 A_1 送到 I/O 端, 实现数据读出。若此时 $\overline{CS} = 0$ 、 $R/\overline{W} = 0$, 则 A_1 截止、 A_2 和 A_3 导通, 加到 I/O 端的数据被写入存储单元中。

由于 CMOS 电路具有低功耗的特点, 尽管它的制造工艺比 NMOS 电路复杂, 但在大容量的静态存储器中几乎都采用 CMOS 存储单元。图 7.3.4 是 CMOS 静态存储单元的电路。它的结构形式与工作原理与图 7.3.3 相仿, 所不同的是在 CMOS 静态存储单元中, 两个反相器的负载管 T_2 和 T_4 改用了 P 沟道增强型 MOS 管。图中用栅极上的小圆圈表示 T_2 、 T_4 为 P 沟道 MOS 管, 而栅极上没有小圆圈的为 N 沟道 MOS 管。

采用 CMOS 工艺的 SRAM 不仅正常工作时功耗很低, 而且还能在降低电源电压的状态下保存数据, 因此它可以在交流供电系统断电后用电池供电以继续保持存储器中的数据不致丢失, 用这种方法弥补半导体随机存储器数据易失的缺点。例如, Intel 公司生产的超低功耗 CMOS 工艺的 SRAM5101L 用 +5V 电源供电, 静态功耗仅 $1 \sim 2 \mu W$ 。如果将电源电压降至 +2V 使之处于低压保持状态, 则功耗可降至 $0.28 \mu W$ 。

双极型 SRAM 的静态存储单元也有各种不同的电路结构形式, 大体上分属于射极读/写存储单元、集电极读/写存储单元和集成注入逻辑存储单元三种类型。其中用得较多的是射极读/写存储单元, 主要用在一些高速系统(如 ECL 系统)当中。这种存储单元的工作速度很快, 但功耗较大。

图 7.3.5 是射极读/写存储单元的一个典型电路, 它是由两个双极型多发射




图 7.3.4 六管 CMOS 静态存储单元




图 7.3.5 双极型 RAM 的静态存储单元

极三极管 T_1 、 T_2 和两个集电极负载电阻 R_1 、 R_2 组成的触发器。一对发射极 e_{11} 、 e_{21} 与行地址译码器的输出线(字线) X 相连,另一对发射极 e_{12} 、 e_{22} 接到互补的位线 B 和 \bar{B} 上。电源电压 V_{CC} 通常取 $3 \sim 3.5V$,位线的偏置电压 V_{BB} 约 $1.4V$ 。

在保持状态下,字线 X 为低电平,低于 $0.3V$,而位线 B 和 \bar{B} 为 $1.4V$ 左右,因此导通管的发射极电流由字线流出,而与位线相连的两个发射极 e_{12} 和 e_{22} 处于反向偏置状态,将存储单元与位线隔离。存储单元的状态可以是 T_1 截止、 T_2 导通(定义为 **1** 状态),也可以是 T_1 导通、 T_2 截止(定义为 **0** 状态)。

进行读出时,字线被提高至 $+3V$,高于位线的 $1.4V$,因而导通管的电流转而从位线流出。这时只需检测其中一根位线(B 或 \bar{B})上是否有电流流出,便能判断存储单元原来的状态是 **1** 还是 **0**。例如对位线 \bar{B} 的电流进行检测,如果存储单元为 **1** 状态,则 T_2 导通, \bar{B} 线在读出时有电流 I_1 流出。如果存储单元是 **0** 状态,则 T_1 导通, \bar{B} 线在读出时没有电流流出, $I_1 = 0$ 。将 \bar{B} 线上检测到的电流经读出放大器加以放大,就变成了高、低电平的输出电压信号了。

这种读出方式为非破坏性读出,即读出数据以后并不破坏存储单元原来的状态。假定存储单元原为 **1** 状态,则 T_2 导通、 T_1 截止。因此,当字线上升为 $3V$ 时 c_{11} 和 e_{21} 必然截止,而 e_{22} 的电流流入位线 \bar{B} 。若 T_2 导通后 $c-e$ 间的压降小于 $0.3V$,那么 c_2 的电位(也就是 b_1 的电位)将低于 $1.7V$,不足以使 e_{22} 导通,故 T_1 保持原来的截止状态。当字线回到低电平以后,流经 e_{22} 的电流转向字线 X ,并使 c_2 的电位跟随字线下降,触发器继续保持 **1** 状态不变。

进行写入时首先也使字线变为 $+3V$,如果要求写入 **1**,则加到存储器输入/输出端的信号经写入放大器转换后给出 $B = 1$ 、 $\bar{B} = 0$ 的电压信号,使 T_1 截止、 T_2 导通,触发器被置 **1**。反之,如果要求写入 **0**,则给出 $B = 0$ 、 $\bar{B} = 1$,将触发器置 **0**。

*7.3.2 动态随机存储器(DRAM)

一、DRAM 的动态存储单元

RAM 的动态存储单元是利用 MOS 管栅极电容可以存储电荷的原理制成的。由于存储单元的结构能做得非常简单,所以在大容量、高集成度的 RAM 中得到了普遍的应用。但由于栅极电容的容量很小(通常仅为几皮法),而漏电流又不可能绝对等于零,所以电荷保存的时间有限。为了及时补充漏掉的电荷以避免存储的信号丢失,必须定时地给栅极电容补充电荷,通常把这种操作叫做刷新或再生。因此,DRAM 工作时必须辅以必要的刷新控制电路(有的控制电路

是作在 DRAM 芯片内部的), 同时也使操作复杂化了。尽管如此, DRAM 仍然是目前大容量 RAM 的主流产品。

早期采用的动态存储单元为四管电路或三管电路。这两种电路的优点是外围控制电路比较简单, 读出信号也比较大, 而缺点是电路结构仍不够简单, 不利于提高集成度。

图 7.3.6 是四管动态存储单元的电路结构图。T₁ 和 T₂ 是两只 N 沟道增强型的 MOS 管, 它们的栅极和漏极交叉相连, 数据以电荷的形式存储在 T₁ 和 T₂ 的栅极电容 C₁ 和 C₂ 上, 而 C₁ 和 C₂ 上的电压又控制着 T₁ 和 T₂ 导通或截止, 产生位线 B 和 \bar{B} 上的高、低电平。

若 C₁ 被充电, 而且使 C₁ 上的电压大于 T₁ 的开启电压, 同时 C₂ 没有被充电, 则 T₁ 导通、T₂ 截止。因此, 把 $v_{C1} = 1$ 、 $v_{C2} = 0$ 这一状态称为存储单元的 0 状态。反之, 将 $v_{C1} = 0$ 、 $v_{C2} = 1$, T₁ 截止、T₂ 导通的状态叫做存储单元的 1 状态。

T₅ 和 T₆ 组成了对位线的预充电电路, 它们为每一列存储单元所公用。在读出操作开始时, 先在 T₅ 和 T₆ 的栅极上加以预充电控制脉冲, 使 T₅ 和 T₆ 导通, 位线 B 和 \bar{B} 与 V_{DD} 接通, 将位线上的分布电容 C_B 和 C _{\bar{B}} 充电至高电平。在预充电控制脉冲消失以后, 位线上的高电平在短时间内由 C_B 和 C _{\bar{B}} 维持。

如果在位线处于高电平期间令 X、Y 同时为高电平, 则 T₃、T₄、T₇ 和 T₈ 导通, 存储的数据被读出。假定存储单元为 0 状态, 即 T₁ 导通、T₂ 截止, $v_{C1} = 1$ 、 $v_{C2} = 0$, 这时 C_B 将通过 T₃ 和 T₁ 放电, 使位线 B 变成低电平。同时, 因 T₂ 截止, 位线 \bar{B} 仍然保持为高电平。这样就把存储单元的状态读到了 B 和 \bar{B} 上。而且这时因为 Y 也是高电平, T₇ 和 T₈ 为导通状态, 所以 B 和 \bar{B} 的高、低电平便经过 T₇ 和 T₈ 送到了数据端 D 和 \bar{D} 。

这里对位线的预充电有着十分重要的作用。假如在 T₃ 和 T₄ 导通前没有对 C_B 和 C _{\bar{B}} 预充电, 那么在 T₄ 导通以后 B 线上的高电平必须靠 C₁ 上的电荷向 C_B 充电来建立, 这就势必使 C₁ 损失一部分电荷。而且, 因为位线上连接的器件较多, C_B 一般都比 C₁ 大很多, 这就有可能在读出数据时将 C₁ 上的高电平破




图 7.3.6 四管动态 MOS 存储单元

坏,存储的数据丢失。有了预充电电路以后,在 T_3 、 T_4 导通前 \bar{B} 已被预先充到接近 V_{DD} 的高电平, T_3 、 T_4 导通时 \bar{B} 的电位比 v_{C1} 还要高一些,所以 C_1 上的电荷不仅不会损失,反而得到了补充,相当于进行了一次刷新。

在进行写入操作时, X 、 Y 同时给出高电平,输入数据加到 D 、 \bar{D} 上,通过 T_7 、 T_8 传到位线 B 、 \bar{B} ,再经 T_3 、 T_4 将数据写入 C_1 或 C_2 中。

三管动态 MOS 存储单元的电路结构如图 7.3.7 所示。它所用的 MOS 管数目要少得多。信号以电荷形式存储在 T_2 管的栅极电容 C 之中。电容上的电压 v_C 控制着 T_2 的开关状态,给出位线上的高、低电平。控制读和写的字线和位线是分开的。读的字选线控制着 T_3 管的开关状态,写的字选线控制着 T_1 管的开关状态。 T_4 是同一列存储单元公用的预充电 MOS 管。

进行读操作时,首先将读位线预充到高电平,然后令读字线为高电平,使 T_3 管导通。如果 C 上充有正电荷,而且 v_C 大于 T_1 的开启电压,则 T_2 管导通,读位线上的电容 C_B 经 T_3 和 T_2 放电,使位线输出低电平。如果 C 没有充电,则 T_2 截止, C_B 没有放电通路,位线维持预充的高电平。位线的高、低电平经读出放大器放大以后送到输出端,即读出的数据。

进行写操作时,令写字线为高电平,于是 T_1 管导通,输入的数据加到写位线上,通过 T_1 与 T_2 管的栅极电容 C 接通,于是便将输入的高、低电平信号存储到 C 上面。

在读出时位线上的电压信号与电容 C 上的电压信号相位相反,而在写入时位线上的电压信号与 C 上的电压信号同相。为了周期性地对存储单元刷新,必须先将 C 上存储的电压信号读出,反相后再重新写入。

单管动态存储单元是所有存储单元中电路结构最简单的一种。虽然它的外围控制电路比较复杂,但由于在提高集成度上所具有的优势,使它成为目前所有大容量 DRAM 首选的存储单元。

图 7.3.8 是单管动态 MOS 存储单元的电路结构图。存储单元由一只 N 沟道增强型 MOS 管 T 和一个电容 C_s 组成。




图 7.3.7 三管动态 MOS 存储单元




图 7.3.8 单管动态 MOS 存储单元

在进行写操作时,字线给出高电平,使 T 导通,位线上的数据便经过 T 被存入 C_S 中。

在进行读操作时,字线同样应给出高电平,并使 T 导通。这时 C_S 经 T 向位线上的电容 C_B 提供电荷,使位线获得读出的信号电平。设 C_S 上原来存有正电荷,电压 v_{C_S} 为高电平,而位线电位 $v_B = 0$,则执行读操作以后位线电平将上升为

$$v_B = \frac{C_S}{C_S + C_B} v_{C_S} \quad (7.3.1)$$

因为在实际的存储器电路中位线上总是同时接有很多存储单元,使 $C_B \gg C_S$,所以位线上读出的电压信号很小。

例如读出操作以前 $v_{C_S} = 5V$, $C_S/C_B = 1/50$,则位线上的读出信号将仅有 $0.1V$ 。而且在读出以后 C_S 上的电压也只剩下 $0.1V$,所以这是一种破坏性读出。因此,需要在 DRAM 中设置灵敏的读出放大器,一方面将读出信号加以放大,另一方面将存储单元里原来存储的信号恢复。

二、灵敏恢复/读出放大器

DRAM 中的单管动态存储单元也是按行、列排成矩阵式结构,并且在每根位线上接有灵敏恢复/读出放大器。图 7.3.9 是一个灵敏恢复/读出放大器的原理性电路图,它包含一个由 $T_1 \sim T_4$ 组成的触发器和三个控制管 T_5 、 T_6 和 T_7 。放大器的一个输出端与位线 B 和存储单元相连,另一个输出端接至一个虚单元上。虚单元的存储电容 C_F 上存入一个介于高、低电平之间的参考电平 V_R 。




图 7.3.9 DRAM 中的灵敏恢复/读出放大器

图 7.3.10 中画了读出过程中 B 、 \bar{B} 和 v_{C_S} 的电压波形。读出过程在一组顺

序产生的时钟信号控制下进行。首先 ϕ_R 、 ϕ_F 给出正脉冲,使 T_5 、 T_6 、 T_R 导通,位线 B 、 \bar{B} 和 C_F 均被充电至 V_R 。当字线选通脉冲 ϕ_w 到达后,存储单元的开关管 T_S 和虚单元的开关管 T_F 同时都导通。如果 C_S 上没有存储电荷(记忆的是 0 状态),则 C_B 经 T_S 向 C_S 放电, v_{C_S} 上升而位线 B 的电位逐渐下降。当时钟信号 ϕ_S 到达后,位线 B 和 \bar{B} 间的电位差被 T_1 和 T_3 组成的正反馈电路放大。最后 ϕ_L 脉冲使 T_2 和 T_4 导通,将 \bar{B} 提升到正常的逻辑高电平,而 B 下降到正常的逻辑低电平。在 ϕ_w 正脉冲消失以后, C_S 恢复为读出前的 0 状态。




图 7.3.10 灵敏恢复/读出放大器的读出过程
(a) 读出 0 的情况 (b) 读出 1 的情况

如果 ϕ_w 正脉冲到达时 C_S 上存有电荷, v_{C_S} 为高电平(记忆的是 1 状态),则 C_S 经 T_S 向 C_B 放电,使位线 B 的电位上升。在 ϕ_S 正脉冲到达后, B 和 \bar{B} 间的电位差被 T_1 和 T_3 组成的正反馈电路放大。然后在 ϕ_L 正脉冲到来后将 B 提升到正常的逻辑高电平而 \bar{B} 降低到正常的逻辑低电平。 ϕ_w 回到低电平以后 v_{C_S} 保持高电平, C_S 恢复为读出前的 1 状态,所存储的 1 得到刷新。

由此可见,使用了图 7.3.9 的灵敏恢复/读出放大器之后,在每次读出数据的同时也完成了对存储单元原来所存数据的刷新。因此,DRAM 中的刷新操作是通过按行依次执行一次读操作来实现的。刷新时输出被置成高阻态。

三、DRAM 的总体结构

为了在提高集成度的同时减少器件引脚的数目,目前的大容量 DRAM 多半都采用 1 位输入、1 位输出和地址分时输入的方式。

图 7.3.11 是一个 $64k \times 1$ 位 DRAM 总体结构的框图。从总体上讲,它仍然包含存储矩阵、地址译码器和输入/输出电路三个组成部分。

存储矩阵中的单元仍按行、列排列。为了压缩地址译码器的规模,经常将存储矩阵划分为若干块。例如图 7.3.11 的例子中是把存储矩阵划分为(1)、(2)两




图 7.3.11 DRAM 的总体结构框图

个 128 行、256 列的矩阵。

在采用地址分时输入的 DRAM 中，地址代码是分两次从同一组引脚输入的。分时操作由 \overline{RAS} 和 \overline{CAS} 两个时钟信号来控制。首先令 $\overline{RAS} = 0$ ，输入地址代码的 $A_0 \sim A_7$ 位，然后令 $\overline{CAS} = 0$ ，再输入地址代码的 $A_8 \sim A_{15}$ 位。 $A_0 \sim A_7$ 被送到行地址译码器并被锁存， A_7 送入对应的寄存器。行地址译码器的输出同时从存储矩阵(1)和存储矩阵(2)中各选中一行存储单元，然后再由 A_7 通过输入/输出电路从两行中选出一行。 $A_8 \sim A_{15}$ 被送往列地址译码器，列地址译码器的输出从 256 列中选中一列。

当 $\overline{WE} = 1$ 时进行读操作，被输入地址代码选中单元中的数据经过输出锁存器、输出三态缓冲器到达数据输出端 D_{OUT} 。当 $\overline{WE} = 0$ 时进行写操作，加到数据输入端 D_{IN} 的数据经过输入缓冲器写入由输入地址指定的单元中去。

7.4 存储器容量的扩展

当使用一片 ROM 或 RAM 器件不能满足对存储容量的要求时，就需要将若干片 ROM 或 RAM 组合起来，形成一个容量更大的存储器。

7.4.1 位扩展方式

如果每一片 ROM 或 RAM 中的字数已经够用而每个字的位数不够用时，应采用位扩展的连接方式，将多片 ROM 或 RAM 组合成位数更多的存储器。

RAM 的位扩展连接方法如图 7.4.1 所示。在这个例子中，用 8 片 1024×1

位的 RAM 接成了一个 1024×8 位的 RAM。




图 7.4.1 RAM 的位扩展接法

连接的方法十分简单,只需把 8 片的所有地址线、 R/\overline{W} 、 \overline{CS} 分别并联起来就行了。每一片的 I/O 端作为整个 RAM 输入/输出数据端的一位。总的存储容量为每一片存储容量的 8 倍。

ROM 芯片上没有读/写控制端 R/\overline{W} ,在进行位扩展时其余引出端的连接方法和 RAM 完全相同。

7.4.2 字扩展方式

如果每一片存储器的数据位数够用而字数不够用时,则需要采用字扩展方式,将多片存储器(RAM 或 ROM)芯片接成一个字数更多的存储器。

图 7.4.2 是用字扩展方式将 4 片 256×8 位的 RAM 接成一个 1024×8 位




图 7.4.2 RAM 的字扩展接法

RAM 的例子。因为 4 片中共有 1024 个字,所以必须给它们编成 1024 个不同的地址。然而每片集成电路上的地址输入端只有 8 位($A_0 \sim A_7$),给出的地址范围全都是 0~255,无法区分 4 片中同样的地址单元。

因此,必须增加两位地址代码 A_8 、 A_9 ,使地址代码增加到 10 位,才能得到 $2^{10} = 1024$ 个地址。如果取第一片的 $A_9 A_8 = 00$,第二片的 $A_9 A_8 = 01$,第三片的 $A_9 A_8 = 10$,第四片的 $A_9 A_8 = 11$,那么 4 片的地址分配将如表 7.4.1 中所示。

表 7.4.1 图 7.4.2 中各片 RAM 电路的地址分配

器件 编号	$A_9 A_8$	\overline{Y}_0	\overline{Y}_1	\overline{Y}_2	\overline{Y}_3	地址范围 $A_9 A_8 A_7 A_6 A_5 A_4 A_3 A_2 A_1 A_0$ (等效十进制数)
RAM (1)	00	0	1	1	1	00 00000000 ~ 00 11111111 (0) (255)
RAM (2)	01	1	0	1	1	01 00000000 ~ 01 11111111 (256) (511)
RAM (3)	10	1	1	0	1	10 00000000 ~ 10 11111111 (512) (767)
RAM (4)	11	1	1	1	0	11 00000000 ~ 11 11111111 (768) (1023)

由表 7.4.1 可见,4 片 RAM 的低 8 位地址是相同的,所以接线时把它们分别并联起来就行了。由于每片 RAM 上只有 8 个地址输入端,所以 A_8 、 A_9 的输入端只好借用 \overline{CS} 端。图中使用 2 线-4 线译码器将 $A_9 A_8$ 的 4 种编码 00、01、10、11 分别译成 \overline{Y}_0 、 \overline{Y}_1 、 \overline{Y}_2 、 \overline{Y}_3 4 个低电平输出信号,然后用它们分别去控制 4 片 RAM 的 \overline{CS} 端。

此外,由于每一片 RAM 的数据端 $I/O_1 \sim I/O_8$ 都设置了由 \overline{CS} 控制的三态输出缓冲器,而现在它们的 \overline{CS} 任何时候只有一个处于低电平,故可将它们的数据端并联起来,作为整个 RAM 的 8 位数据输入/输出端。

上述字扩展接法也同样适用于 ROM 电路。

如果一片 RAM 或 ROM 的位数和字数都不够用,就需要同时采用位扩展和字扩展方法,用多片器件组成一个大的存储器系统,以满足对存储容量的要求。

7.5 用存储器实现组合逻辑函数

表 7.5.1 是一个 ROM 的数据表。如果把输入地址 A_1 和 A_0 视为两个输入逻辑变量,同时把输出数据 D_0 、 D_1 、 D_2 和 D_3 视为一组输出逻辑变量,则 D_0 、

D_1 、 D_2 和 D_3 就是一组 A_0 、 A_1 的组合逻辑函数,表 7.5.1 也就是这一组多输出组合逻辑函数的真值表。

表 7.5.1 一个 ROM 的数据表

A_1	A_0	D_0	D_1	D_2	D_3	A_1	A_0	D_0	D_1	D_2	D_3
0	0	0	1	0	1	1	0	0	1	1	0
0	1	1	0	1	1	1	1	1	1	0	0

另外,由图 7.2.2ROM 的电路结构图上也可以看到,其中译码器的输出包含了输入变量全部的最小项,而每一位数据输出又都是若干个最小项之和,因而任何形式的组合逻辑函数均能通过向 ROM 中写入相应的数据来实现。

不难推想,用具有 n 位输入地址、 m 位数据输出的 ROM 可以获得一组(最多为 m 个)任何形式的 n 变量组合逻辑函数,只要根据函数的形式向 ROM 中写入相应的数据即可。这个原理也适用于 RAM。

【例 7.5.1】 试用 ROM 设计一个八段字符显示的译码器,其真值表由表 7.5.2 给出。

解: 由给定的真值表可见,应取输入地址为 4 位、输出数据为 8 位的($16 \times$





图 7.5.1 例 7.5.1 的电路

表 7.5.2 例 7.5.1 的真值表

输 入				输 出								字 形
D	C	B	A	a	b	c	d	e	f	g	h	
0	0	0	0	1	1	1	1	1	1	0	1	0.
0	0	0	1	0	1	1	0	0	0	0	1	1.
0	0	1	0	1	1	0	1	1	0	1	1	2.
0	0	1	1	1	1	1	1	0	0	1	1	3.
0	1	0	0	0	1	1	0	0	1	1	1	4.
0	1	0	1	1	0	1	1	0	1	1	1	5.
0	1	1	0	1	0	1	1	1	1	1	1	6.
0	1	1	1	1	1	1	0	0	0	0	1	7.
1	0	0	0	1	1	1	1	1	1	1	1	8.
1	0	0	1	1	1	1	1	0	1	1	1	9.
1	0	1	0	1	1	1	1	1	0	1	0	0.
1	0	1	1	0	0	1	1	1	1	1	0	1.
1	1	0	0	0	0	1	1	0	1	0	0	2.
1	1	0	1	0	1	1	1	1	0	1	0	3.
1	1	1	0	1	1	0	1	1	1	1	0	4.
1	1	1	1	1	0	0	0	1	1	1	0	5.



8 位)ROM 来实现这个译码电路。以地址输入端 A_3, A_2, A_1, A_0 作为 BCD 代码的 D, C, B, A 4 位的输入端,以数据输出端 $D_0 \sim D_7$ 作为 $a \sim h$ 的输出端,如图 7.5.1 所示,就得到了所要求的译码器。

如果制成掩模 ROM,则可依照表 7.5.2 画出存储矩阵的连接电路,如图 7.5.1 中所示。图中以结点上接入二极管表示存入 0,未接入二极管表示存入 1。由表 7.5.2 可以看出,由于数据中 0 的数目比 1 的数目少得多,所以用接入二极管表示存入 0 比用接入二极管表示存入 1 要节省器件。

如果使用 EPROM 实现这个译码器,则只要把表 7.5.2 中左边的 $DCBA$ 当作输入地址代码、右边的 $abcdefg$ 当作数据,依次对应地写入 EPROM 就行了。

【例 7.5.2】 试用 ROM 产生如下的一组多输出逻辑函数

$$\begin{cases} Y_1 = \bar{A}BC + \bar{A}\bar{B}C \\ Y_2 = \bar{A}\bar{B}C\bar{D} + BC\bar{D} + \bar{A}BCD \\ Y_3 = ABC\bar{D} + \bar{A}B\bar{C}\bar{D} \\ Y_4 = \bar{A}\bar{B}C\bar{D} + ABCD \end{cases} \quad (7.5.1)$$

解: 将式(7.5.1)化为最小项之和的形式得到

$$\begin{cases} Y_1 = \bar{A}BC\bar{D} + \bar{A}BCD + \bar{A}\bar{B}C\bar{D} + \bar{A}\bar{B}CD \\ Y_2 = \bar{A}\bar{B}C\bar{D} + \bar{A}BC\bar{D} + ABC\bar{D} + \bar{A}BCD \\ Y_3 = ABC\bar{D} + \bar{A}B\bar{C}\bar{D} \\ Y_4 = \bar{A}\bar{B}C\bar{D} + ABCD \end{cases} \quad (7.5.2)$$

或写成

$$\begin{cases} Y_1 = m_2 + m_3 + m_6 + m_7 \\ Y_2 = m_6 + m_7 + m_{13} + m_{14} \\ Y_3 = m_4 + m_{14} \\ Y_4 = m_2 + m_{15} \end{cases} \quad (7.5.3)$$

取有 4 位地址输入、4 位数据输出的 16×4 位 ROM,将 A, B, C, D 4 个输入变量分别接至地址输入端 A_3, A_2, A_1, A_0 ,按照逻辑函数的要求存入相应的数据,即可在数据输出端 D_3, D_2, D_1, D_0 得到 Y_1, Y_2, Y_3, Y_4 。

因为每个输入地址对应一个 A, B, C, D 的最小项,并使地址译码器的一条输出线(字线)为 1,而每一位数据输出都是若干字线输出的逻辑或,故可按照式(7.5.3)列出 ROM 存储矩阵内应存入的数据表,如表 7.5.3 所示。

表 7.5.3 例 7.5.2 中 ROM 的数据表

函 数 最 小 项	Y_1	Y_2	Y_3	Y_4	
$\bar{A} \bar{B} \bar{C} \bar{D}$ m_0	0	0	0	0	W_0 0000
$\bar{A} \bar{B} \bar{C} D$ m_1	0	0	0	0	W_1 0001
$\bar{A} \bar{B} C \bar{D}$ m_2	1	0	0	1	W_2 0010
$\bar{A} \bar{B} C D$ m_3	1	0	0	0	W_3 0011
$\bar{A} B \bar{C} \bar{D}$ m_4	0	0	1	0	W_4 0100
$\bar{A} B \bar{C} D$ m_5	0	0	0	0	W_5 0101
$\bar{A} B C \bar{D}$ m_6	1	1	0	0	W_6 0110
$\bar{A} B C D$ m_7	1	1	0	0	W_7 0111
$A \bar{B} \bar{C} \bar{D}$ m_8	0	0	0	0	W_8 1000
$A \bar{B} \bar{C} D$ m_9	0	0	0	0	W_9 1001
$A \bar{B} C \bar{D}$ m_{10}	0	1	0	0	W_{10} 1010
$A \bar{B} C D$ m_{11}	0	0	0	0	W_{11} 1011
$A B \bar{C} \bar{D}$ m_{12}	0	0	0	0	W_{12} 1100
$A B \bar{C} D$ m_{13}	0	0	0	0	W_{13} 1101
$A B C \bar{D}$ m_{14}	0	1	1	0	W_{14} 1110
$A B C D$ m_{15}	0	0	0	1	W_{15} 1111
	D_3	D_2	D_1	D_0	地 址 数 据

如果使用 EPROM 实现上述一组逻辑函数,则只要按表 7.5.3 将所有的数据写入对应的地址单元即可。

在使用 PROM 或掩模 ROM 时,还可以根据表 7.5.3 画出存储矩阵的结点连接图,如图 7.5.2 所示。为了简化作图,在接入存储器件的矩阵交叉点上画一个圆点,以代替存储器件。图中以接入存储器件表示存 1,以不接存储器件表示存 0。




图 7.5.2 例 7.5.2 的 ROM 点阵图

*7.6 串行存储器

7.6.1 串行存储器的结构及工作原理

在上面所讲的 RAM 中,允许随时对任何一个地址的存储单元进行读/写(也称为访问),而与这个存储单元在存储器中的位置无关。而串行存储器的存取方式与上述 RAM 不同,它里面的数据是依一定顺序串行地写入和读出的,所以每个存储单元的写入和读出的时间和它在存储器中的位置有关。

串行存储器由移位寄存器和控制电路组成。图 7.6.1 中画出了一个 8×1 位串行存储器的结构图。在写入数据时,必须从单一的数据输入端 D_i 逐位输入;在读出数据时,必须将要读出的一位数据移位至输出端 D_o ,方可读出。因

此,数据的读/写速度不仅很慢,而且所需要的时间和数据在寄存器中所处的位置有关。将数据写入寄存器的最高位 F_8 所用的写入时间最长,为 8 个时钟周期;将数据写入最低位 F_1 所用的写入时间最短,仅需一个时钟周期。读出 F_1 中数据所用的读出时间最长,要 7 个时钟周期;读出 F_8 中数据需时最短,可立即输出。存储的数据位数越多,寄存器的位数越多,最大的读、写时间也越长。




图 7.6.1 用静态移位寄存器组成的串行存储器

为实现非破坏性读出,采取数据循环的方式,在读出的同时进行数据刷新(即重写)。当 $R/\bar{W} = 1$ 时进行读操作,数据从 D_0 输出的同时又经过门 G_3 和 G_4 返回到移位寄存器的输入端,从而实现了数据的循环。如果时钟信号周期为 T_C ,则 n 位串行存储器完成一次读/写的时间为 $T = nT_C$ 。

在图 7.6.1 的串行存储器中,先存入的数据在读出时也先到达输出端,因而称这种结构的串行存储器为先进先出型。

另一种结构形式的串行存储器称为后进先出型(或称为先进后出型)。图 7.6.2 是后进先出型串行存储器的结构框图,它由双向移位寄存器和输入/输出控制电路(I/O 控制电路)组成。双向移位寄存器的输入和输出全都由最低位(图中最左边一位)触发器上引入和引出。




图 7.6.2 后进先出型串行存储器的结构框图

在写入数据时 $R/\bar{W} = 0$,具有双向传输功能的 I/O 控制电路中三态缓冲器 G_1 禁止、 G_2 工作,加到 I/O 端上的输入数据经 G_2 送到移位寄存器的输入端。

同时,左/右移控制信号 SL/\overline{RL} 为低电平,使寄存器工作在右移状态,于是在时钟信号作用下输入端的数据便逐位地被写入移位寄存器中。最先送入的一位数据存在 Q_n ,最后送入的一位数据存在 Q_1 。

在读出数据时 $R/\overline{W} = 1$,缓冲器 G_1 工作、 G_2 禁止。同时 $SL/\overline{SR} = 1$,使移位寄存器工作在左移状态。在时钟信号作用下,移位寄存器里的数据依次通过 G_1 被送至 I/O 端。而且,最后写入的数据最先输出,最先写入的数据最后输出,因而得名后进先出型。

当需要存储 n 个 m 位的数据时,可以采用串、并联的结构形式,构成 $n \times m$ 位的串行存储器。图 7.6.3 是先进先出型 $n \times m$ 位串行存储器的结构框图,它包含 m 个与图 7.6.1 电路结构相同的串行存储器,每个移位寄存器中只存放这 n 个数据的同一位。整个存储器共存放 n 个 m 位的数据(即 n 个字,每个字 m 位)。写入时,每个字的 m 位数据从 $I_1 \sim I_m$ 并行输入;读出时,每个字的 m 位数据从 $O_1 \sim O_m$ 并行输出。它们的读/写控制端、时钟信号输入端分别并联在一起。




图 7.6.3 串、并联结构的先进先出型串行存储器

同理,也可将若干个后进先出型的串行存储器并联起来,组成串、并联结构的后进先出型多位的串行存储器。

7.6.2 串行存储器中的动态 MOS 移位寄存单元

我们在第 7.3.2 节动态随机存储器中曾经讲到,利用 MOS 管栅极存储电荷的功能可以作成结构很简单的动态存储单元。不过它有一个比较严重的缺点,就是必须不断地进行数据刷新,才能保证存储器中的数据不致丢失,因而它的外围控制电路比较复杂。而在串行存储器中,运用其串行输入/输出方式实现

数据的刷新极为方便,这样就可以充分发挥动态 MOS 存储单元电路结构简单、的优点制成高集成度的串行存储器,而又不必增加很多外围控制电路。

下面扼要地介绍一下动态 MOS 移位寄存单元的几种主要结构形式及其工作原理。

一、两相有比型动态 MOS 移位寄存单元

因为这种移位寄存单元是由两级有比型动态 MOS 反相器串联而成的,所以首先介绍一下这种反相器。

图 7.6.4 是有比型动态 MOS 反相器的电路原理图,它由接成反相器的 T_1 、 T_2 管和门控管 T_3 组合而成。图中以 C_1 表示 T_1 管的栅极电容,以 C_2 表示负载电容(或下一级 MOS 管的输入电容)。 T_1 、 T_2 、 T_3 均为 N 沟道增强型的 MOS 管。

当时钟信号 $\phi = 1$ 时 T_2 、 T_3 导通, T_1 和 T_2 组成的反相器工作, $v'_o = \bar{v}_i$ 。而且由于 T_3 为导通状态,故 $v_o = v'_o = \bar{v}_i$,即输出与输入之间为反相关系。在时钟 ϕ 回到低电平以后, T_2 和 T_3 截止, v_o 的信号暂存于 C_2 中。




图 7.6.4 有比型动态 MOS 反相器

为了在 T_2 和 T_3 同时导通的情况下获得足够低的 v'_o ,必须使 T_1 的导通电阻比 T_2 的导通电阻小得多。为此,就应使 T_1 管导电沟道的宽长比 (W/L) 远大于 T_2 导电沟道的宽长比,通常要求至少相差 10~20 倍。因此,我们把这种电路叫做有比型动态 MOS 反相器。由于宽长比过大或过小的 MOS 管都需要占用较大的硅片面积,所以不利于提高电路的集成度,这是它的一个主要缺点。

把两个图 7.6.4 所示的反相器串接起来,就得到了图 7.6.5(a)所示的两相有比型动态 MOS 移位寄存单元。其中的两级门控管 T_3 和 T_6 分别受两相时钟 ϕ_1 和 ϕ_2 控制, ϕ_1 和 ϕ_2 在时间上互不重叠,如图 7.6.5(b)所示。

假定 ϕ_1 的正脉冲到来以前 $v_i = 0$,则当 $\phi_1 = 1$ 时 T_1 截止而 T_2 、 T_3 导通, v_{c2} 被充电为高电平。 ϕ_1 回到低电平后, v_{c2} 的高电平继续保持。在 ϕ_2 随后变成高电平时 T_4 、 T_5 和 T_6 同时导通,而且由于 T_4 的导通内阻远小于 T_5 的导通内阻,故 $v_o \approx 0$ 。

如果开始时 $v_i = 1$,则 $\phi_1 = 1$ 时 T_1 、 T_2 、 T_3 同时导通,使 $v_{c2} \approx 0$ 。等到 $\phi_1 = 0$ 、 $\phi_2 = 1$ 时, T_4 截止而 T_5 、 T_6 导通, v_o 被充电至高电平。 ϕ_2 回到低电平以后,由于 C_3 的存储作用, v_o 的高电平仍然能保持一段时间。




图 7.6.5 两相有比型动态 MOS 移位寄存单元

(a) 电路结构 (b) 工作波形

可见, $\phi_1 = 1$ 时输入信号被存入第一级反相器, 而第二级的输出保持不变。 $\phi_2 = 1$ 时信号送到第二级反相器, 输出状态随之改变, 而第一级与第二级之间的联系被切断, 输入信号的变化不会影响输出状态。这种工作方式与第四章中所讲的主从结构 RS 触发器的工作方式类似, 所以能够满足接成移位寄存器的需要。

根据上面的分析即可画出如图 7.6.5(b) 中给出的电压波形。由图可见, 每经过一个 ϕ_1 正脉冲和一个 ϕ_2 正脉冲以后, 输入信号便被移到了输出端。这一段时间称为一个移位周期, 用 T_{sh} 表示。将若干个这样的移位寄存单元串联起来, 就可以组成多位的移位寄存器了。在 ϕ_1 和 ϕ_2 脉冲的连续作用下, 每经过一个 T_{sh} 以后, 移位寄存器中的数据便依次右移一位。

因为信号是以电荷的形式保存于栅极电容上的, 所以 ϕ_1 、 ϕ_2 的周期不能太长, 即 ϕ_1 、 ϕ_2 的重复频率不能太低, 否则移位过程中信号有可能丢失。这个频率下限一般为几千赫。

二、两相无比型动态 MOS 移位寄存单元

为了克服有比型动态 MOS 反相器中 MOS 管宽长比过大、过小的缺点, 又发展了无比型动态 MOS 反相器, 它的典型电路结构如图 7.6.6 所示。这个电路的最大特点是反相器直接由时钟信号 ϕ 供电。

当 $v_i = 0$ 时, 在 $\phi = 1$ 的期间里 T_1 和 T_3 导通而 T_2 截止, C_2 被预充至高电平, C_1 上的电压 $v_{C1} = 0$ 。在时钟信号 ϕ 回到低电平以后 T_1 仍截止, C_2 上的电压维持不变, $v_o = 1$ 。反之若 $v_i = 1$, 则 $\phi = 1$ 期间 v_i 的高电平存入 C_1 , 使 $v_{C1} =$

1,同时 C_2 被预充至高电平。在 ϕ 回到低电平以后 T_2 导通, C_2 上的电荷经 T_2 放掉,使 $v_o = 0$ 。可见,输出与输入之间为反相关系。同时还可以看到,输出的低电平数值与 T_2 和 T_3 导通电阻之比无关,故称为无比型动态 MOS 反相器。在无比型电路中 T_2 和 T_3 的宽长比可以取相同的数值,从而克服了有比型电路中 T_2 和 T_3 的宽长比相差过分悬殊的缺点。




图 7.6.6 无比型动态 MOS 反相器

图 7.6.7(a)是用两级无比型动态 MOS 反相器接成的两相无比型动态 MOS 移位寄存单元。 ϕ_1 和 ϕ_2 是在时间上互不重叠的两相时钟脉冲。




图 7.6.7 两相无比型动态 MOS 移位寄存单元

(a) 电路结构 (b) 工作波形

图 7.6.7(b)中画出了移位操作过程中电路各点的电压波形。假定电路的起始状态处于 0 状态(即 $v_o = 0$ 、 $v_{c3} = 1$ 、 $v_{c2} = 1$ 、 $v_{c1} = 0$)，而输入信号 v_i 为高电平(1 状态)。当第一个 ϕ_1 的高电平到来以后, T_1 和 T_3 导通, C_1 和 C_2 同时被充电至高电平。 ϕ_1 回到低电平以后 T_2 导通, C_2 通过 T_2 放电, v_{c2} 变为低电平。当 ϕ_2 变为高电平以后, T_4 和 T_6 导通, C_3 上原来存储的电荷经 T_4 向 C_2 放

电,由于 $C_2 \gg C_3$, v_{C3} 变为低电平。与此同时 v_O 被充电到高电平。在 ϕ_2 回到低电平以后,因 T_5 截止,所以 v_O 保持为高电平。可见,经过一个移位周期 T_{sh} 以后,输入端 v_I 的 1 状态移到了输出端,并存储于 C_L 中。

当第二个 ϕ_1 正脉冲到达时 v_I 已变为低电平, $\phi_1 = 1$ 时使 T_1 、 T_3 导通, v_{C1} 为低电平而 v_{C2} 被充电至高电平。 ϕ_1 回到低电平以后因 T_2 为截止状态, v_{C2} 的高电平便被 C_2 保存下来了。当 ϕ_2 变为高电平以后, T_4 导通, C_2 经 T_4 向 C_3 充电,由于 $C_2 \gg C_3$, v_{C2} 下降得很少,使 v_{C3} 也变成高电平。在 ϕ_2 回到低电平之后, T_5 导通,故 v_O 变为低电平。可见,经过一个移位周期 T_{sh} 以后,输入端 v_I 的 0 状态同样也被移到了输出端,并暂存于 C_L 中。

如果将多级这样的移位寄存单元串联,就可以构成无比型动态 MOS 移位寄存器了。

无比型电路的缺点是要求时钟信号源提供较大的驱动功率,而使用脉冲电源要比使用同等输出功率的直流电源花费更大的代价。图 7.6.8(a)是为克服这一缺点所采用的改进电路,它是在图 7.6.7(a)电路的基础上增加 T_3 和 T_7 两个 MOS 管而形成的。

图 7.6.8(b)中画出了这种改进电路的工作波形。我们仍假定电路的初始状态为 $v_O = 0$ 、 $v_{C1} = 0$ 、 $v_{C2} = 1$ 、 $v_{C3} = 1$ 。如果输入信号 $v_I = 1$,则 ϕ_1 正脉冲到达后 T_1 导通,使 $v_{C1} = 1$,输入信号存入 C_1 中。同时 T_4 导通,将 v_{C2} 预充至高电平。 ϕ_1 回到低电平以后 v_{C1} 、 v_{C2} 的高电平维持不变。接着 ϕ_2 变为高电平, T_3 、 T_5 导通。而且因为 $v_{C1} = 1$, T_2 也处于导通状态,所以 C_2 、 C_3 经 T_2 、 T_3 放电,使 v_{C2} 、 v_{C3} 同时变为低电平。与此同时 T_8 导通, v_O 被预充为高电平。 ϕ_2 回到低电平以后 v_{C3} 的低电平保持不变。等到下一个 ϕ_1 正脉冲到来时, T_7 导通。但由于 $v_{C3} = 0$,使 T_6 截止,故 $v_O = 1$ 。可见经过一个移位周期(两个 ϕ_1 正脉冲前沿之间的时间间隔) T_{sh} 以后,输入信号被移到了输出端,并暂存于负载端的电容 C_L 之中。

第一个 ϕ_1 正脉冲到来时 $v_I = 0$ 的情况请读者自行分析,不再赘述。

三、动态 CMOS 移位寄存单元

把两级 CMOS 反相器经 CMOS 传输门串接起来,就构成了如图 7.6.9(a)所示的 CMOS 动态移位寄存单元。它是在单相的互补时钟 ϕ 、 $\bar{\phi}$ 控制下工作的,如图 7.6.9(b)所示。

当时钟信号 $\phi = 1$ 、 $\bar{\phi} = 0$ 时,传输门 TG_1 导通、 TG_2 截止,输入信号存入第一级反相器的输入电容 C_1 中,并使它的输出 $v'_O = \bar{v}_I$ 。待 $\phi = 0$ 、 $\bar{\phi} = 1$ 以后, TG_1 截止,但由于 C_1 的存储作用使 v'_O 的状态得以保持。




图 7.6.8 改进的两相无比型动态 MOS 移位寄存单元

(a) 电路结构 (b) 工作波形




图 7.6.9 动态 CMOS 移位寄存单元

(a) 电路结构 (b) 工作波形

与此同时, TG_2 导通, v'_0 的状态被送入第二级反相器的输入电容 C_2 中, 于是在输出端得到 $v_0 = \bar{v}'_0 = v_1$ 。当 ϕ 重新变成高电平、 $\bar{\phi}$ 重新变成低电平以后, TG_2 截止, 由于 C_2 的存储作用, v_{C2} 与 v_0 的状态将继续保持, 直到 ϕ 再次变为低电平时为止。

从图 7.6.9(b) 的工作波形图中可以看到, 每经过一个时钟周期以后, 数据便从输入端转移到输出端。如果将若干个这样的移位寄存单元串接成移位寄存器, 那么每经过一个时钟脉冲周期以后移位寄存器的所有数据都将依次右移一位。

本章小结

半导体存储器是一种能存储大量数据或信号的半导体器件。由于要求存储的数据量往往很大, 而器件的引脚数目不可能无限制地增加, 因而不可能将每个存储单元电路的输入和输出端都固定地各接到一个引脚上。因此, 存储器的电路结构形式与第五章里讲的寄存器不同。

在半导体存储器中采用了按地址存放数据的方法, 只有那些被输入地址代码指定的存储单元才能与输入/输出端接通, 可以对这些被指定的单元进行读/写操作。而输入/输出端是公用的。为此, 存储器的电路结构中必须包含地址译码器、存储矩阵和输入/输出电路(或读/写控制电路)这三个组成部分。

半导体存储器有许多不同的类型。首先从读、写的功能上分成只读存储器(ROM)和随机存储器(RAM)两大类。其次, 根据存储单元电路结构和工作原理的不同, 又将 ROM 分为掩模 ROM、PROM、EPROM、E²PROM、快闪存储器等几种类型; 将 RAM 分为静态 RAM 和动态 RAM 两类。掌握各种类型半导体存储器在电路结构和性能上的不同特点, 将为我们合理选用这些器件提供理论依据。

在一片存储器芯片的存储量不够用时, 可以将多片存储器芯片组合起来, 构成一个更大容量的存储器。当每片存储器的字数够用而每个字的位数不够用时, 应采用位扩展的联接方式; 当每片的字数不够用而每个字的位数够用, 应采用字扩展的联接方式; 当每片的字数和位数都不够用, 则需同时采用位扩展和字扩展的联接方式。

存储器的应用领域极为广阔, 凡是需要记录数据或各种信号的场合都离不开它。尤其在电子计算机中, 存储器是必不可少的一个重要组成部分。此外, 还可以用存储器来设计组合逻辑电路。只要将地址输入作为输入逻辑变量, 将数据输出端作为函数输出端, 并根据要产生的逻辑函数写入相应的数据, 就能得到所需要的组合逻辑电路了。

除了一般常见的 ROM、RAM 以外, 有些场合也要用到一些特殊的存储器。

本章只简单地介绍了串行存储器,还有一些特殊存储器,这里就不介绍了。

自我检测题

- (一) ROM 有哪些种类? 各有何特点?
- (二) 若存储器的容量为 $512k \times 8$ 位, 则地址代码应取几位?
- (三) ROM 和 RAM 的主要区别是什么? 它们各适用于哪些场合?
- (四) 试用 2 片 1024×8 位的 ROM 组成 1024×16 位的存储器。
- (五) 试用 4 片 $4k \times 8$ 位的 RAM 接成 $16k \times 8$ 位的存储器。
- (六) 用 ROM 产生下列一组逻辑函数, 写出 ROM 中应存入的数据表。

$$\begin{cases} Y_3 = \bar{A} \bar{B} C \bar{D} + A \bar{B} C D \\ Y_2 = A B \bar{D} + \bar{A} C D + A \bar{B} \bar{C} \bar{D} \\ Y_1 = A \bar{B} C D + B \bar{C} D \\ Y_0 = \bar{A} \bar{D} \end{cases}$$

思考题和习题

[题 7.1] 存储器和寄存器在电路结构和工作原理上有何不同?

[题 7.2] 动态存储器和静态存储器在电路结构和读/写操作上有何不同?

[题 7.3] 某台计算机的内存储器设置有 32 位的地线, 16 位并行数据输入/输出端, 试计算它的最大存储量是多少?

[题 7.4] 试用 4 片 2114 (1024×4 位的 RAM) 和 3 线 - 8 线译码器 74LS138 (见图 3.3.8) 组成 4096×4 位的 RAM。

[题 7.5] 试用 16 片 2114 (1024×4 位的 RAM) 和 3 线 - 8 线译码器 74LS138 (见图 3.3.8) 接成一个 $8k \times 8$ 位的 RAM。

[题 7.6] 已知 ROM 的数据表如表 P7.6 所示, 若将地址输入 A_3, A_2, A_1, A_0 作为 4 个输入逻辑变量, 将数据输出 D_3, D_2, D_1, D_0 作为函数输出, 试写出输出与输入间的逻辑函数式, 并化为最简与 - 或形式。

[题 7.7] 图 P7.7 是一个 16×4 位的 ROM, A_3, A_2, A_1, A_0 为地址输入, D_3, D_2, D_1, D_0 是数据输出。若将 D_3, D_2, D_1, D_0 视为 A_3, A_2, A_1, A_0 的逻辑函数, 试写出 D_3, D_2, D_1, D_0 的逻辑函数式。

[题 7.8] 用 16×4 位的 ROM 设计一个将两个 2 位二进制数相乘的乘法器电路, 列出

表 P7.6

地 址 输 入				数 据 输 出			
A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	0
0	0	1	1	0	1	0	0
0	1	0	0	0	0	1	0
0	1	0	1	0	1	0	0
0	1	1	0	0	1	0	0
0	1	1	1	1	0	0	0
1	0	0	0	0	0	1	0
1	0	0	1	0	1	0	0
1	0	1	0	0	1	0	0
1	0	1	1	1	0	0	0
1	1	0	0	0	1	0	0
1	1	0	1	1	0	0	0
1	1	1	0	1	0	0	0
1	1	1	1	0	0	0	1



图 P7.7

ROM 的数据表,画出存储矩阵的点阵图。

[题 7.9] 用 ROM 设计一个组合逻辑电路,用来产生下列一组逻辑函数

$$\begin{cases} Y_1 = A B C D + A \bar{B} C D + A B C \bar{D} + A \bar{B} C \bar{D} \\ Y_2 = \bar{A} \bar{B} C \bar{D} + \bar{A} B C D + A \bar{B} \bar{C} \bar{D} + A B \bar{C} D \\ Y_3 = \bar{A} B D + \bar{B} C \bar{D} \\ Y_4 = B D + \bar{B} \bar{D} \end{cases}$$

列出 ROM 应有的数据表,画出存储矩阵的点阵图。

[题 7.10] 用一片 256×8 位的 RAM 产生如下一组组合逻辑函数

$$\begin{cases} Y_1 = A B + B C + C D + D A \\ Y_2 = \bar{A} \bar{B} + \bar{B} \bar{C} + \bar{C} \bar{D} + \bar{D} \bar{A} \\ Y_3 = A B C + B C D + A B D + A C D \\ Y_4 = \bar{A} \bar{B} \bar{C} + \bar{B} \bar{C} \bar{D} + \bar{A} \bar{B} \bar{D} + \bar{A} \bar{C} \bar{D} \\ Y_5 = A B C D \\ Y_6 = \bar{A} \bar{B} C D \end{cases}$$

列出 RAM 的数据表,画出电路的连接图,标明各输入变量与输出函数的接线端。

[题 7.11] 用两片 1024×8 位的 EPROM 接成一个数码转换器,将 10 位二进制数转换成等值的 4 位二 - 十进制数。

(1) 试画出电路接线图,标明输入和输出。

(2) 当地址输入 $A_9 A_8 A_7 A_6 A_5 A_4 A_3 A_2 A_1 A_0$ 分别为 0000000000、1000000000、1111111111 时,两片 EPROM 中对应地址中的数据各为何值?

[题 7.12] 图 P7.12 是用 16×4 位 ROM 和同步十六进制加法计数器 74LS161 组成的脉冲分频电路,ROM 的数据表如表 P7.12 所示。试画出在 CP 信号连续作用下 D_3 、 D_2 、 D_1 和 D_0 输出的电压波形,并说明它们和 CP 信号频率之比。

表 P7.12

地 址 输 入				数 据 输 出			
A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	0	1	1	1	1
0	0	0	1	0	0	0	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	1	0	1	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	0	0
1	0	0	0	1	1	1	1
1	0	0	1	1	1	0	0
1	0	1	0	0	0	0	1
1	0	1	1	0	0	1	0
1	1	0	0	0	0	0	1
1	1	0	1	0	1	0	0
1	1	1	0	0	1	1	1
1	1	1	1	0	0	0	0




图 P7.12

第八章 可编程逻辑器件

内 容 提 要

本章集中讲述可编程逻辑器件的原理与应用。

文中首先分别介绍 FPLA、PAL、GAL、EPLD 以及 FPGA 等各种类型可编程逻辑器件的结构特点、工作原理和使用方法,然后介绍可编程逻辑器件的编程方法,最后简要地介绍了在系统可编程技术。

8.1 概述

如果从逻辑功能的特点上将数字集成电路分类,则可以分为通用型和专用型两类。前面几章里讲到的中、小规模数字集成电路(如 74 系列及其改进系列、CC4000 系列、74HC 系列等)都属于通用型数字集成电路。它们的逻辑功能都比较简单,而且是固定不变的。由于它们的这些逻辑功能在组成复杂数字系统时经常要用到,所以这些器件有很强的通用性。

从理论上讲,用这些通用型的中、小规模集成电路可以组成任何复杂的数字系统,但如果能把所设计的数字系统做成一片大规模集成电路,则不仅能减小电路的体积、重量、功耗,而且会使电路的可靠性大为提高。这种为某种专门用途而设计的集成电路叫做专用集成电路,即所谓的 ASIC(Application Specific Integrated Circuit 的缩写)。然而,在用量不大的情况下,设计和制造这样的专用集成电路不仅成本很高,而且设计、制造的周期也嫌太长。这是一个很大的矛盾。

可编程逻辑器件(Programmable Logic Device,简称为 PLD)的研制成功为解决这个矛盾提供了一条比较理想的途径。PLD 虽然是作为一种通用器件生产的,但它的逻辑功能是由用户通过对器件编程来设定的。而且,有些 PLD 的集成度很高,足以满足设计一般数字系统的需要。这样就可以由设计人员自行编程而把一个数字系统“集成”在一片 PLD 上,而不必去请芯片制造厂商设计和制作专用集成电路芯片了。

自 80 年代以来 PLD 的发展非常迅速。目前生产和使用的 PLD 产品主要有现场可编程逻辑阵列 FPLA(系 Field Programmable Logic Array 的缩写)、可编

程阵列逻辑 PAL(系 Programmable Array Logic 的缩写)、通用阵列逻辑 GAL(系 Generic Array Logic 的缩写)、可擦除的可编程逻辑器件 EPLD(系 Erasable Programmable Logic Device 的缩写)和现场可编程门阵列 FPGA(系 Field Programmable Gate Array 的缩写)等几种类型。其中 EPLD 和 FPGA 的集成度比较高,有时又把这两种器件称为高密度 PLD。

上一章中所讲的 EPROM 实际上也是一种可编程逻辑器件,只是由于在绝大多数情况下都把它用作存储器使用,所以就把它放在存储器一章里介绍了。

在发展各种类型 PLD 的同时,设计手段的自动化程度也日益提高。用于 PLD 编程的开发系统由硬件和软件两部分组成。硬件部分包括计算机和专门的编程器,软件部分有各种编程软件。这些编程软件都有较强的功能,操作也很简便,而且一般都可以在普通的 PC 机上运行。利用这些开发系统几小时内就能完成 PLD 的编程工作,这就大大提高了设计工作的效率。

新一代的在系统可编程(ISP)器件的编程就更加简单了,编程时不需要使用专门的编程器,只要将计算机运行产生的编程数据直接写入 PLD 就行了。

为便于画图,在这一章里采用了图 8.1.1 中所示的逻辑图形符号,这也是目




图 8.1.1 PLD 电路中门电路的惯用画法

(a) 与门 (b) 输出恒等于 0 的与门 (c) 或门
(d) 互补输出的缓冲器 (e) 三态输出的缓冲器

前国际、国内通行的画法。其中图(a)表示多输入端与门,图(b)是与门输出恒等于0时的简化画法,图(c)是多输入端或门,图(d)是互补输出的缓冲器,图(e)是三态输出缓冲器。

*8.2 现场可编程逻辑阵列(FPLA)

我们已经知道,任何一个逻辑函数式都可以变换成与-或表达式,因而任何一个逻辑函数都能用一级与逻辑电路和一级或逻辑电路来实现。

现场可编程逻辑阵列 FPLA 由可编程的与逻辑阵列和可编程的或逻辑阵列以及输出缓冲器组成,如图 8.2.1 所示。图中的与逻辑阵列最多可以产生 8 个可编程的乘积项,或逻辑阵列最多能产生 4 个组合逻辑函数。如果编程后的电路连接情况如图中所表示的那样,则当 $\overline{OE} = 0$ 时可得到

$$Y_3 = ABCD + \overline{A}\overline{B}\overline{C}\overline{D}$$

$$Y_2 = AC + BD$$

$$Y_1 = A \oplus B$$

$$Y_0 = C \odot D$$




图 8.2.1 FPLA 的基本电路结构

将 FPLA 和 ROM 比较一下即可发现,它们的电路结构极为相似,都是由一个与逻辑阵列、一个或逻辑阵列和输出缓冲器组成。两者的不同在于,首先

ROM 的与逻辑阵列(即地址译码器)是固定的,而 FPLA 的与逻辑阵列是可编程的。其次,ROM 的与逻辑阵列将输入变量的全部最小项都译出了,而 FPLA 与逻辑阵列能产生的乘积项要比 ROM 少得多。

在使用 ROM 产生组合逻辑函数时,往往只用到了与逻辑阵列输出的最小项的一部分,而且有时这些最小项还可以合并,因此器件内部资源的利用率不高。从上一章的例 7.5.2 中可以看到这种情况。然而在使用 FPLA 产生组合逻辑函数时,由于与逻辑阵列也是可编程的,所以就可以通过编程只产生所需要的乘积项,这样就使得与逻辑阵列和或逻辑阵列所需要的规模大为减小,从而有效地提高了芯片的利用率。因此,使用 FPLA 设计组合逻辑电路比使用 ROM 更为合理。

FPLA 的规格用输入变量数、与逻辑阵列的输出端数、或逻辑阵列的输出端数三者的乘积表示。例如 82S100 是一个双极型、熔丝编程单元的 FPLA,它的规格为 $16 \times 48 \times 8$,这就表示它有 16 个变量输入端,与逻辑阵列能产生 48 个乘积项,或逻辑阵列有 8 个输出端。

FPLA 的编程单元有熔丝型和叠栅注入式 MOS 管两种,它们的单元结构和 PROM、UVEPROM 中的存储单元一样,编程的原理和方法也相同。

FPLA 中输出缓冲器的结构形式除三态输出以外,也有作成集电极开路(OC)结构的。还有一些 FPLA 器件在或逻辑阵列输出端与输出缓冲器之间设置了可编程的异或门,以便于对输出的极性进行控制,如图 8.2.2 所示。图中的 XOR 为输出极性控制编程单元。当 XOR 的熔丝连通时 $XOR = 0$, Y_3 、 Y_2 、 Y_1 、 Y_0 与来自或逻辑阵列的输出 S_3 、 S_2 、 S_1 、 S_0 同相;当 XOR 的熔丝熔断以后 $XOR = 1$, Y_3 、 Y_2 、 Y_1 、 Y_0 与 S_3 、 S_2 、 S_1 、 S_0 反相。




图 8.2.2 FPLA 的异或输出结构

在图 8.2.1 的 FPLA 电路中不包含触发器,因此这种结构的 FPLA 只能用于设计组合逻辑电路。这种类型的 FPLA 也称为组合逻辑型 FPLA。如果用它设计时序逻辑电路,则必须另外增加含有触发器的芯片。

为便于设计时序逻辑电路,在有些 FPLA 芯片内部增加了由若干触发器组成的寄存器。这种含有内部寄存器的 FPLA 称为时序逻辑型 FPLA,也称做可

编程逻辑时序器 PLS(系 Programmable Logic Sequencer 的缩写)。

图 8.2.3 是时序逻辑型 FPLA 的电路结构原理图。其中所有触发器的输入端均由与-或逻辑阵列的输出控制,同时触发器的状态 $Q_1 \sim Q_4$ 又反馈到与-或逻辑阵列上,这样就可以很方便地构成时序逻辑电路了。因为这个电路中有 4 个触发器的状态 $Q_1 \sim Q_4$ 反馈到与-或逻辑阵列上,所以用这个 FPLA 可以设计成状态数不大于 16 的时序逻辑电路。 Q_5 、 Q_6 只作为组合逻辑电路(与-或阵列)的输出端(经寄存器输出)。




图 8.2.3 时序逻辑型 FPLA 的电路结构

此外,在图 8.2.3 的 FPLA 电路中还设置了 PR/\overline{OE} 控制端。当可编程接地端接通时 $M=0$, 门 G_8 输出高电平,使输出端的三态缓冲器处于工作状态,这时 PR/\overline{OE} 作为内部寄存器的异步置零输入端使用。只要令 $PR/\overline{OE}=1$, 门 G_7 便立刻输出高电平,将所有的触发器置零。当可编程接地端断开时(即熔丝熔断

以后), 门 G_7 的输出始终为低电平, 不会给出置零信号, PR/\overline{OE} 作为输出缓冲器的状态控制端使用。 $PR/\overline{OE} = 0$ 时 G_8 输出高电平, 输出缓冲器 $G_1 \sim G_6$ 为工作状态; $PR/\overline{OE} = 1$ 时 G_8 输出低电平, $G_1 \sim G_6$ 为高阻态(或称禁止态)。

8.3 可编程阵列逻辑(PAL)

PAL 是 70 年代末期由 MMI 公司率先推出的一种可编程逻辑器件。它采用双极型工艺制作, 熔丝编程方式。

PAL 器件由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。通过对与逻辑阵列编程可以获得不同形式的组合逻辑函数。另外, 在有些型号的 PAL 器件中, 输出电路中设置有触发器和从触发器输出到与逻辑阵列的反馈线, 利用这种 PAL 器件还可以很方便地构成各种时序逻辑电路。

8.3.1 PAL 的基本电路结构

图 8.3.1 所示电路是 PAL 器件当中最简单一种电路结构形式, 它仅包含一个可编程的与逻辑阵列和一个固定的或逻辑阵列, 设有附加其他的输出电路。




图 8.3.1 PAL 器件的基本电路结构

由图可见, 在尚未编程之前, 与逻辑阵列的所有交叉点上均有熔丝接通。编程将有用的熔丝保留, 将无用的熔丝熔断, 即得到所需的电路。图 8.3.2 是经过

编程后的一个 PAL 器件的结构图。它所产生的逻辑函数为

$$\begin{cases} Y_1 = I_1 I_2 I_3 + I_2 I_3 I_4 + I_1 I_3 I_4 + I_1 I_2 I_4 \\ Y_2 = \bar{I}_1 \bar{I}_2 + \bar{I}_2 \bar{I}_3 + \bar{I}_3 \bar{I}_4 + \bar{I}_4 I_1 \\ Y_3 = I_1 \bar{I}_2 + \bar{I}_1 I_2 \\ Y_4 = I_1 I_2 + \bar{I}_1 \bar{I}_2 \end{cases} \quad (8.3.1)$$




图 8.3.2 编程后的 PAL 电路

目前常见的 PAL 器件中,输入变量最多的可达 20 个,与逻辑阵列乘积项最多的有 80 个,或逻辑阵列输出端最多的有 10 个,每个或门输入端最多的达 16 个。为了扩展电路的功能并增加使用的灵活性,在许多型号的 PAL 器件中还增加了各种形式的输出电路。

8.3.2 PAL 的几种输出电路结构和反馈形式

根据 PAL 器件输出电路结构和反馈方式的不同,可将它们大致分成专用输出结构、可编程输入/输出结构、寄存器输出结构、异或输出结构、运算选通反馈结构等几种类型。

一、专用输出结构

图 8.3.1 给出的 PAL 电路就属于这种专用输出结构,它的输出端是一个与或门。在有些 PAL 器件中,输出端还采用了与或非门结构或者互补输出结构。图 8.3.3 示出了互




图 8.3.3 具有互补输出的专用输出结构

补输出的电路结构。专用输出结构的共同特点是所有设置的输出端只能用作输出使用。下面将会看到,在另外一些输出结构的 PAL 器件中,输出端在一定的条件下还可以当作输入端使用。

这种专用输出结构的 PAL 器件只能用来产生组合逻辑函数。PAL10H8、PAL14H4、PAL10L8、PAL14L4、PAL16C1 等都是专用输出结构的器件。其中 PAL10H8 和 PAL14H4 的输出端是与或门结构,以高电平作输出信号(高电平有效);PAL10L8 和 PAL14L4 的输出端是与或非门结构,以低电平作输出信号(低电平有效);PAL16C1 的输出端是互补输出的或门结构,同时输出一对互补的信号。

二、可编程输入/输出结构

可编程输入/输出结构(简称可编程 I/O 结构)的电路结构图如图 8.3.4 所示。它的输出端是一个具有可编程控制端的三态缓冲器,控制端由与逻辑阵列的一个乘积项给出。同时,输出端又经过一个互补输出的缓冲器反馈到与逻辑阵列的一个乘积项给出。同时,输出端又经过一个互补输出的缓冲器反馈到与逻辑阵列上。

在图 8.3.4 所示的编程情况下,当 $I_1 = I_2 = 1$ 时,上边一个缓冲器 G_1 的控制端 $C_1 = 1$, I/O_1 处于输出工作状态。对下边一个缓冲器 G_2 而言,它的控制端 C_2 恒等于零, G_2 处于高阻态,因此可以把 I/O_2 作为变量输入端使用。这时加到 I/O_2 上的输入信号经 G_3 接到与逻辑阵列的输入端(图中的第 6、7 列)。




图 8.3.4 PAL 的可编程输入/输出结构

属于这种输出结构的器件有 PAL16L8、PAL20L10 等。

在有些可编程 I/O 结构的 PAL 器件中,在与或逻辑阵列的输出和三态缓冲器之间还设置有可编程的异或门,如图 8.3.5 所示。通过对异或门一个可编程输入端的编程可以控制输出的极性。当 $XOR = 0$ 时, Y 与 S 同相;而当 $XOR = 1$ 时, Y 与 S 反相。在用 PAL 设计组合逻辑电路时经常会遇到求反函数的情况




图 8.3.5 带有异或门的
可编程输入/输出结构

况。例如所设计的与-或逻辑函数的乘积项数多于或门的输入端个数,而它的反函数包含的乘积项数少于或门的输入端数目时,可以先通过对与逻辑阵列编程产生反函数,然后再利用对异或门编程求反,最后得到所求的函数。

三、寄存器输出结构

PAL 的寄存器输出结构如图 8.3.6 所示,它在输出三态缓冲器和与-或逻辑阵列的输出之间串进了由 D 触发器组成的寄存器。同时,触发器的状态又经过互补输出的缓冲器反馈到与逻辑阵列的输入端。




图 8.3.6 PAL 的寄存器输出结构

利用这种输出结构不仅可以存储与-或逻辑阵列输出的状态,而且能很方便地组成各种时序逻辑电路。例如将与逻辑阵列按图 8.3.6 所示的情况编程,则得到 $D_1 = I_1$, $D_2 = Q_1$ 。因此,两个触发器和与-或逻辑阵列一起组成了移位寄存器。

属于寄存器输出结构的 PAL 器件有 PAL16R4、PAL16R6、PAL16R8 等。

四、异或输出结构

异或输出结构型 PAL 的电路结构如图 8.3.7 所示。它的电路结构与寄存




图 8.3.7 PAL 的异或输出结构

器输出结构类似,只是在与-或逻辑阵列的输出端又增设了异或门。

利用这种电路结构不仅便于对与-或逻辑阵列输出的函数求反,还可以实现对寄存器状态进行保持的操作。例如在图 8.3.7 所示的编程情况下,当 $I_1 = 0$ 时 $D_1 = Q_1$,所以 $Q_1^{n+1} = Q_1^n$,在时钟信号到来时触发器的状态保持不变。当 $I_1 = 1$ 时 $D_1 = \bar{Q}_1$,所以 $Q_1^{n+1} = \bar{Q}_1^n$ 。

对于下边一个触发器,当 $I_1 = 0$ 时 $D_2 = Y_2 = Q_1 I_2 + \bar{Q}_1 \bar{I}_2$;而当 $I_1 = 1$ 时 $D_2 = \bar{Y}_2 = \overline{Q_1 I_2 + \bar{Q}_1 \bar{I}_2}$;即得到 Y_2 的反函数。

属于这种输出结构的器件有 PAL20×4、PAL20×8 以及 PAL20×10 等。

五、运算选通反馈结构

在异或输出结构的基础上再增加一组反馈逻辑电路,就构成了如图 8.3.8 所示的运算选通反馈结构。




图 8.3.8 PAL 的运算选通反馈结构

反馈选通电路分别给出了输入变量 B 和反馈变量 A 产生的 $(A+B)$ 、 $(A+B)$ 、 $(\bar{A}+B)$ 、 $(\bar{A}+B)$ 4 个反馈量,并接至与逻辑阵列的输入端。通过对与逻辑阵列的编程,能产生 A 和 B 的 16 种算术运算和逻辑运算的结果。

图 8.3.9 给出了产生这 16 种运算的编程情况。

属于运算选通反馈结构的器件有 PAL16X4、PAL16A4 等。

8.3.3 PAL 的应用举例

【例 8.3.1】 用 PAL 器件设计一个数值判别电路。要求判断 4 位二进制数 $DCBA$ 的大小属于 0~5、6~10、11~15 三个区间的哪一个之内。

解: 若以 $Y_0 = 1$ 表示 $DCBA$ 的数值在 0~5 之间;以 $Y_1 = 1$ 表示 $DCBA$ 的数值在 6~10 之间;以 $Y_2 = 1$ 表示 $DCBA$ 的数值在 11~15 之间,则得到表 8.3.1 中的函数真值表。




图 8.3.9 产生 16 种算术、逻辑运算的编程情况

表 8.3.1 例 8.3.1 的函数真值表

十进制数	二进制数				Y_0	Y_1	Y_2
	D	C	B	A			
0	0	0	0	0	1	0	0
1	0	0	0	1	1	0	0
2	0	0	1	0	1	0	0
3	0	0	1	1	1	0	0
4	0	1	0	0	1	0	0
5	0	1	0	1	1	0	0
6	0	1	1	0	0	1	0
7	0	1	1	1	0	1	0
8	1	0	0	0	0	1	0
9	1	0	0	1	0	1	0
10	1	0	1	0	0	1	0
11	1	0	1	1	0	0	1
12	1	1	0	0	0	0	1
13	1	1	0	1	0	0	1
14	1	1	1	0	0	0	1
15	1	1	1	1	0	0	1

从真值表写出 Y_0 、 Y_1 、 Y_2 的逻辑函数式,经化简后得到

$$\begin{cases} Y_0 = \bar{D}\bar{C} + \bar{D}\bar{B} \\ Y_1 = \bar{D}CB + D\bar{C}\bar{B} + D\bar{C}A \\ Y_2 = DC + DBA \end{cases} \quad (8.3.2)$$

这是一组有 4 个输入变量,3 个输出的组合逻辑函数。如果用一片 PAL 器件产生这一组逻辑函数,就必须选用有 4 个以上输入端和 3 个以上输出端的器件。而且由式(8.3.2)可以看到,至少还应当有一个输出包含 3 个以上乘积项。

根据上述理由,选用 PAL14H4 比较合适。PAL14H4 有 14 个输入端、4 个

输出端。每个输出包含 4 个乘积项。图 8.3.10 是按照式(8.3.2)编程后的逻辑图。

图中画“×”的与门表示编程时没有利用。由于未编程时这些与门的所有输入端均有熔丝与列线相连,所以它们的输出恒为 0。为简化作图起见,所有输入端交叉点上的“×”就不画了,而用与门符号里面的“×”来代替。

【例 8.3.2】 用 PAL 设计一个 4 位循环码计数器,并要求所设计的计数器具有置零和对输出进行三态控制的功能。




图 8.3.10 PAL14H4 按式(8.3.2)编程后的逻辑图

解: 根据循环码的计数顺序可以列出在一系列时钟信号作用下 4 位循环码的变化顺序表,如表 8.3.2 所示。

如果用 PAL 器件设计这个计数器,则所用的器件中至少应包含 4 个触发器和相应的与-或逻辑阵列。从手册上可以查到, PAL16R4 可以满足上述要求。

由图 8.3.12 可见, PAL16R4 的电路中有 4 个触发器, 而且触发器的输出端设置有三态缓冲器。它有 8 个变量输入端, 除了 4 个寄存器输出端以外还有 4 个可编程 I/O 端。

因为输出缓冲器是反相器, 所以 4 个触发器 Q 端的状态与表 8.3.2 中 Y 的状态相反。因此, $Q_3 Q_2 Q_1 Q_0$ 的状态转换顺序应如表 8.3.3 所示。这也就是 $Q_3 Q_2 Q_1 Q_0$ 的状态转换表。

表 8.3.2 4 位循环码的计数顺序表

CP	Y_3	Y_2	Y_1	Y_0	C(进位)
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	1	0
3	0	0	1	0	0
4	0	1	1	0	0
5	0	1	1	1	0
6	0	1	0	1	0
7	0	1	0	0	0
8	1	1	0	0	0
9	1	1	0	1	0
10	1	1	1	1	0
11	1	1	1	0	0
12	1	0	1	0	0
13	1	0	1	1	0
14	1	0	0	1	0
15	1	0	0	0	1
16	0	0	0	0	0

表 8.3.3 PAL 器件中触发器的状态转换表

CP	Q_3	Q_2	Q_1	Q_0	\bar{C} (进位)
0	1	1	1	1	1
1	1	1	1	0	1
2	1	1	0	0	1
3	1	1	0	1	1
4	1	0	0	1	1
5	1	0	0	0	1
6	1	0	1	0	1
7	1	0	1	1	1
8	0	0	1	1	1
9	0	0	1	0	1
0	0	0	0	0	1
11	0	0	0	1	1
12	0	1	0	1	1
13	0	1	0	0	1
14	0	1	1	0	1
15	0	1	1	1	0
16	1	1	1	1	1

根据表 8.3.3 画出 4 个触发器次态的卡诺图, 如图 8.3.11 所示。经化简后得到各个触发器的状态方程为

$$\begin{cases} Q_3^{n+1} = Q_3 \bar{Q}_1 + Q_3 \bar{Q}_0 + Q_2 Q_1 Q_0 \\ Q_2^{n+1} = Q_2 \bar{Q}_0 + Q_2 Q_1 + \bar{Q}_3 \bar{Q}_1 Q_0 \\ Q_1^{n+1} = Q_1 Q_0 + Q_3 \bar{Q}_2 \bar{Q}_0 + \bar{Q}_3 Q_2 \bar{Q}_0 \\ Q_0^{n+1} = \bar{Q}_3 \bar{Q}_2 \bar{Q}_1 + \bar{Q}_3 Q_2 Q_1 + Q_3 Q_2 \bar{Q}_1 + Q_3 \bar{Q}_2 Q_1 \end{cases} \quad (8.3.3)$$

从上式即可写出每个触发器的驱动方程, 即 D 端的逻辑函数式。同时, 考虑到要求具有置零功能, 故应在驱动方程中加入一项 R。当置零输入信号 $R = 1$ 时, 在时钟信号到达后将所有的触发器置 1, 反相后的输出得到 $Y_3 Y_2 Y_1 Y_0 = 0000$ 。于是得到驱动方程为




图 8.3.11 例 8.3.2 输出状态的卡诺图

$$\begin{cases} D_3 = Q_3\bar{Q}_1 + Q_3\bar{Q}_0 + Q_2Q_1Q_0 + R \\ D_2 = Q_2Q_0 + Q_2Q_1 + \bar{Q}_3\bar{Q}_1Q_0 + R \\ D_1 = Q_1Q_0 + Q_3\bar{Q}_2\bar{Q}_0 + \bar{Q}_3Q_2\bar{Q}_0 + R \\ D_0 = \bar{Q}_3\bar{Q}_2\bar{Q}_1 + \bar{Q}_3Q_2Q_1 + Q_3Q_2\bar{Q}_1 + Q_3\bar{Q}_2Q_1 + R \end{cases} \quad (8.3.4)$$

进位输出信号的逻辑函数式为

$$C = \bar{Q}_3\bar{Q}_2\bar{Q}_1\bar{Q}_0 \quad (8.3.5)$$

按照式(8.3.4)和式(8.3.5)编程后 PAL16R4 的逻辑图如图 8.3.12 所示。图中 1 脚接时钟输入,亦即计数输入;11 脚接输出缓冲器的三态控制信号 \overline{OE} ;2 脚接置零信号 R ,正常计数的 R 应处于低电平;17、16、15、14 脚分别为输出 Y_3 、 Y_2 、 Y_1 、 Y_0 ;18 脚为 \bar{C} 输出端。若从 $Y_3Y_2Y_1Y_0 = 0000$ 开始计数,则输入 16 个时钟信号时 \bar{C} 从低电平跳回到高电平,给出一个正跳变的进位输出信号。

以上所讲的设计工作都可以在开发系统上自动进行。只要按照编程软件规定的格式输入逻辑真值表,后面的工作都由计算机去完成。




图 8.3.12 例 8.3.2 中编程后的 PAL16R4 的逻辑图

8.4 通用阵列逻辑(GAL)

PAL 器件的出现为数字电路的研制工作和小批量产品的生产提供了很大的方便。但是,由于它采用的是双极型熔丝工艺,一旦编程以后不能修改,因而不适应研制工作中经常修改电路的需要。采用 CMOS 可擦除编程单元的 PAL

器件克服了不可改写的缺点,然而 PAL 器件输出电路结构的类型繁多,仍给设计和使用带来一些不便。

为了克服 PAL 器件存在的缺点,LATTICE 公司于 1985 年首先推出了另一种新型的可编程逻辑器件——通用阵列逻辑 GAL。GAL 采用电可擦除的 CMOS(E^2 CMOS)制作,可以用电压信号擦除并可重新编程。GAL 器件的输出端设置了可编程的输出逻辑宏单元 OLMC(系 Output Logic Macro Cell 的缩写)。通过编程可将 OLMC 设置成不同的工作状态,这样就可以用同一种型号的 GAL 器件实现 PAL 器件所有的各种输出电路工作模式,从而增强了器件的通用性。

8.4.1 GAL 的电路结构

现以常见的 GAL16V8 为例,介绍 GAL 器件的一般结构形式和工作原理。

图 8.4.1 是 GAL16V8 的电路结构图。它有一个 32×64 位的可编程与逻辑阵列,8 个 OLMC,10 个输入缓冲器、8 个三态输出缓冲器和 8 个反馈/输入缓冲器。

与逻辑阵列的每个交叉点上设有 E^2 CMOS 编程单元。这种编程单元的结构和工作原理和第 7.2.3 节中所讲的 E^2 PROM 的存储单元相同。图 8.4.2 是用三个编程单元构成的与门。假定编程后 T_2 、 T_4 的浮置栅上没有带负电荷,而 T_6 的浮置栅上存储了足够的负电荷,则 T_2 、 T_4 导通而 T_6 截止。因此, A 、 B 和 P 之间是编程连接,而 C 和 P 之间没有连接,于是得到 $P = A \cdot B$ 。

组成或逻辑阵列的 8 个或门分别包含于 8 个 OLMC 中,它们和与逻辑阵列的连接是固定的。

在 GAL16V8 中除了与逻辑阵列以外还有一些编程单元。编程单元的地址分配和功能划分情况如图 8.4.3 所示。因为这并不是编程单元实际的空间布局图,所以又把图 8.4.3 叫做行地址映射图。

第 0~31 行对应与逻辑阵列的编程单元,编程后可产生 0~63 共 64 个乘积项。

第 32 行是电子标签,供用户存放各种备查的信息。如器件的编号、电路的名称、编程日期、编程次数等。

第 33~59 行是制造厂家保留的地址空间,用户不能利用。

第 60 行是结构控制字,共有 82 位,用于设定 8 个 OLMC 的工作模式和 64 个乘积项的禁止。

第 61 行是一位加密单元。这一位被编程以后,将不能对与逻辑阵列作进一步的编程或读出验证,因此可以实现对电路设计结果的保密。只有在与逻辑阵列被整体擦除时,才能将加密单元同时擦除。但是电子标签的内容不受加密单




图 8.4.1 GAL16V8 的电路结构图

元的影响,在加密单元被编程后电子标签的内容仍可读出。

第 63 行是一位整体擦除位。对这一位单元寻址并执行擦除命令,则所有编程单元全被擦除,器件返回到编程前的初始状态。

对 GAL 的编程是在开发系统的控制下完成的。在编程状态下,编程数据由第 9 脚串行送入 GAL 器件内部的移位寄存器中。移位寄存器有 64 位,装满一




图 8.4.2 由 3 个编程单元构成的与门




图 8.4.3 GAL16V8 编程单元的地址分配

次就向编程单元地址中写入一行。编程是逐行进行的。

8.4.2 输出逻辑宏单元(OLMC)

图 8.4.4 是输出逻辑宏单元的结构框图。OLMC 中包含一个或门、一个 D 触发器和由 4 个数据选择器及一些门电路组成的控制电路。

图中的 $AC0$ 、 $AC1(n)$ 、 $XOR(n)$ 都是结构控制字中的一位数据,通过对结构控制字编程,便可设定 OLMC 的工作模式。GAL16V8 结构控制字的组成如图 8.4.5 所示,其中的 (n) 表示 OLMC 的编号,这个编号与每个 OLMC 连接的引脚号码一致。




图 8.4.4 OLMC 的结构框图

图 8.4.4 中的或门有 8 个输入端,它们来自与逻辑阵列的输出,在或门的输出端能产生不超过 8 项的与-或逻辑函数。




图 8.4.5 GAL16V8 结构控制字的组成

异或门用于控制输出函数的极性。当 $XOR(n)=0$ 时,异或门的输出和或门的输出同相;当 $XOR(n)=1$ 时,异或门的输出和或门的输出相位相反。

输出电路结构的形式受 4 个数据选择器控制。输出数据选择器 OMUX 是 2 选 1 数据选择器,它根据 $AC0$ 和 $AC1(n)$ 的状态决定 OLMC 是工作在组合输出模式还是寄存器输出模式。当 G_2 的输出为 0 时,异或门输出的与-或逻辑函数直接经 OMUX 送到输出端的三态缓冲器;而 G_2 的输出为 1 时,触发器的状态经 OMUX 送到输出三态缓冲器。因此, G_2 输出为 0 时是组合逻辑输出, G_2 输出为 1 时是寄存器输出。

乘积项数据选择器 PTMUX 也是 2 选 1 数据选择器,它根据 $AC0$ 、 $AC1(n)$ 的状态决定来自与逻辑阵列的第一乘积项是否作为或门的一个输入。当 G_1 输

出为 1 时,第一乘积项经过 PTMUX 加到或门的输入;而 G_1 输出为 0 时,第一乘积项不作为或门的一个输入。

三态数据选择器 TSMUX 是 4 选 1 数据选择器,用来控制输出端三态缓冲器的工作状态。它根据 $AC0$ 、 $AC1(n)$ 的状态从 V_{CC} 、地、OE 和来自与逻辑阵列的第一乘积项当中选择一个作为输出三态缓冲器的控制信号,如表 8.4.1 所示。

表 8.4.1 TSMUX 的控制功能表

$AC0$	$AC1(n)$	TSMUX 的输出	输出三态缓冲器工作状态
0	0	V_{CC}	工作态
0	1	地电平	高阻态
1	0	OE	OE = 1 为工作态 OE = 0 为高阻态
1	1	第一乘积项	取值为 1,工作态 取值为 0,高阻态

反馈数据选择器 FMUX 是 8 选 1 数据选择器,但输入信号只有 4 个。它的作用是根据 $AC0$ 、 $AC1(n)$ 和 $AC1(m)$ 的状态从触发器的 \bar{Q} 端、 $I/O(n)$ 端、邻级输出和地电平中选择一个作为反馈信号接回到与逻辑阵列的输入,如表 8.4.2 所示。这里的 (m) 是相邻 OLMC 的编号。由图 8.4.1 GAL16V8 的电路结构图可见,对 OLMC(16)、OLMC(17)、OLMC(18)而言,相邻的 OLMC 分别为 OLMC(17)、OLMC(18)、OLMC(19)。而对 OLMC(13)、OLMC(14)、OLMC(15)而言,相邻的 OLMC 分别为 OLMC(12)、OLMC(13)、OLMC(14)。OLMC(12)和 OLMC(19)的邻级输入分别由 11 号引脚和 1 号引脚的输入代替,同时这两个单元的 $AC0$ 和 $AC1(m)$ 又被 \overline{SYN} 和 SYN 所取代。 SYN 是结构控制字中的一位。

表 8.4.2 FMUX 的控制功能表

$AC0^*$	$AC1(n)$	$AC1(m)^*$	反馈信号来源
1	0	X	本单元触发器 \bar{Q} 端
1	1	X	本单元 I/O 端
0	X	1	邻级 (m) 输出
0	X	0	地电平

* 在 OLMC(12)和 OLMC(19)中 \overline{SYN} 代替 $AC0$, SYN 代替 $AC1(m)$ 。

OLMC的工作模式有表 8.4.3 中列出的 5 种,它们由结构控制字中的 SYN 、 $AC0$ 、 $AC1(n)$ 、 $XOR(n)$ 的状态指定。

当 $SYN=1$ 、 $AC0=0$ 、 $AC1(n)=1$ 时,OLMC(n)工作在专用输入模式,简化电路结构如图 8.4.6(a)所示。因为这时输出端的三态缓冲器为禁止态,所以 $I/O(n)$ 只能作输入端使用。这时加到 $I/O(n)$ 上的输入信号作为相邻 OLMC 的“来自邻级输出(m)”信号经过邻级的 FMUX 接到与逻辑阵列的输入上。

当 $SYN=1$ 、 $AC0=0$ 、 $AC1(n)=0$ 时,OLMC 工作在专用组合输出模式,简化的电路结构如图 8.4.6(b)所示。这时输出三态缓冲器处于选通(工作)状态,异或门的输出经 OMUX 送到三态缓冲器。因为输出缓冲器是一个反相器,所以 $XOR(n)=0$ 时输出的组合逻辑函数为低电平有效,而 $XOR(n)=1$ 时为高电平有效。由于相邻 OLMC 的 $AC1(m)$ 也是 0,故反馈选择器的输出为地电平,即没有反馈信号。

表 8.4.3 OLMC 的 5 种工作模式

SYN	$AC0$	$AC1(n)$	$XOR(n)$	工作模式	输出极性	备 注
1	0	1	/	专用输入	/	1 和 11 脚为数据输入,三态门禁止。
1	0	0	0	专用组合输出	低电平有效	1 和 11 脚为数据输入,三态门被选通。
			1		高电平有效	
1	1	1	0	反馈组合输出	低电平有效	1 和 11 脚为数据输入,三态门选通信号是第一乘积项,反馈信号取自 I/O 端。
			1		高电平有效	
0	1	1	0	时序电路中的组合输出	低电平有效	1 脚接 CLK , 11 脚接 \overline{OE} , 至少另有一个 OLMC 为寄存器输出模式。
			1		高电平有效	
0	1	0	0	寄存器输出	低电平有效	1 脚接 CLK , 11 脚接 \overline{OE} 。
			1		高电平有效	

当 $SYN=1$ 、 $AC0=1$ 、 $AC1(n)=1$ 时,OLMC 工作在反馈组合输出模式,简化的电路结构如图 8.4.6(c)所示。它与专用组合输出模式的区别在于三态缓冲器是由第一乘积项选通的,而且输出信号经过 FMUX 又反馈到与逻辑阵列的输入线上。

当 $SYN=0$ 、 $AC0=1$ 、 $AC1(n)=1$ 时,OLMC(n)工作在时序电路中的组合输出模式。这时 GAL16V8 构成一个时序逻辑电路,这个 OLMC(n)是时序电路中的组合逻辑部分的输出,而其余的 7 个 OLMC 中至少会有一个是寄存器输出模式。由图 8.4.6(d)可见,在这种工作模式下,异或门的输出不经过触发器而

直接送往输出端。输出三态缓冲器由第一乘积项选通。输出信号经 FMUX 反馈到与逻辑阵列上。

因为这时整个 GAL16V8 是一个时序逻辑电路,故 1 脚作为时钟信号 CLK 的输入端使用,11 脚作为输出三态缓冲器的选通信号 \overline{OE} 的输入端使用。这两个信号供给工作在寄存器输出模式下的那些 OLMC 使用。

当 $SYN = 0$ 、 $AC0 = 1$ 、 $AC1(n) = 0$ 时,OLMC(n)工作在寄存器输出模式,简化的电路结构如图 8.4.6(e)所示。这时异或门的输出作为 D 触发器的输入,触发器的 Q 端经三态缓冲器送至输出端。三态缓冲器由外加的 \overline{OE} 信号控制。反馈信号来自 \overline{Q} 端。时钟信号由 1 脚输入,11 脚接三态控制信号 \overline{OE} 。




图 8.4.6 OLMC 5 种工作模式下的简化电路(图中 NC 表示不连接)

(a) 专用输入模式 (b) 专用组合输出模式

(c) 反馈组合输出模式 (d) 时序电路中的组合输出模式 (e) 寄存器输出模式

综上所述,只要给 GAL 器件写入不同的结构控制字,就可以得到不同类型的输出电路结构。这些电路结构完全可以取代 PAL 器件的各种输出电路结构。

8.4.3 GAL 的输入特性和输出特性

在 GAL 器件的每个输入端都设置有图 8.4.7 所示的输入缓冲器电路。图中的 T_2 、 T_3 、 T_4 、 T_5 组成两级 CMOS 反相器,它们将输入端的信号 A 变换为一对内部标准电平的 A 和 \bar{A} 信号送往内部电路,并使输入端与内部电路隔离。扩散电阻 R 和电容 C 组成噪声滤波电路。这个电路能有效地抑制加到输入端上的白噪声型噪声电压。




图 8.4.7 GAL 的输入缓冲器电路

接在输入端的 T_1 是 N 沟道增强型 MOS 管,它和电阻 R 构成静电保护电路。 T_1 的栅极接地,在输入电压的正常工作范围内不会导通。由于在制作 T_1 的漏区时采用了特殊的磷注入方式,因而当它的漏源电压达到 23V 时将在漏极与源极间产生非破坏性击穿,在反相器的栅极与地之间形成一个低内阻通路,使输入电压的大部分降到电阻 R 上,从而有效地保护了 T_2 和 T_3 的栅极不被击穿。

由此可见,GAL 是一种较为理想的高输入阻抗器件,在正常的输入电压范围内,输入端的漏电流不超过 $10\mu\text{A}$ 。而且内部的输入电路还具有滤除噪声和静电防护功能。

此外,由图 8.4.7 中还可以看到,由于 GAL 的输入端没有上拉电阻,而且 T_1 截止时的内阻极高,所以输入端悬空时它的电平由电容 C 上的感应电荷决定,有可能处于高、低电平之间的某个数值。在这种输入电平下反相器的功耗是很大的。为了降低功耗,同时也为了抑制外界干扰,未使用的输入端不应悬空,可以接电源或接地。

图 8.4.8 是 GAL 的输出缓冲器电路结构图。它除了具备一般三态输出缓冲器的特点(能驱动较大负载、起隔离作用以及实现对输出的三态控制)以外,还有两个突出的特点。

第一个特点是输出级采用了单一类型的 N 沟道增强型 MOS 管,而不是采用 P 沟道管与 N 沟道管互补的 CMOS 结构。因此,它不会发生第二章 2.6.6 节




图 8.4.8 GAL 的输出缓冲器电路

所讲的 CMOS 电路的锁定效应。

第二个特点是它的输出具有“软开关特性”。输出级的两个驱动管 T_1 和 T_2 分别由反相器 G_5 和 G_6 驱动。虽然它们的开关速度都很快,但在制造时有意地使 G_6 的开关速度较 G_5 的开关速度慢一些(约 1.5ns)。因此,当数据输入端由 0 跳变为 1 的过程中 T_1 首先导通,而 T_2 导通在后,从而削弱了动态脉冲电流的峰值。这就是所说的软开关特性。在负载电流较大时,软开关特性能有效地降低公共电源线上的电流变化率,也就减小了由于电流变化在电源线和地线寄生电感上产生的噪声电压。

图 8.4.9(a)是 GAL 器件在输出为高电平时的静态输出特性。在 $V_{CC} = 5V$ 的条件下,只要负载电阻不小于 200Ω ,便可保证输出的高电平在 2.9V 以上。




图 8.4.9 GAL 的静态输出特性

(a) 输出为高电平时 (b) 输出为低电平时

输出为低电平时的输出特性如图 8.4.9(b)所示。当 $V_{CC} = 5V$ 、 $V_{OL} \approx 0$ 时,输出电阻仅 5Ω 左右。

8.5 可擦除的可编程逻辑器件(EPLD)

8.5.1 EPLD 的基本结构和特点

EPLD 是继 PAL、GAL 之后推出的一种可编程逻辑器件。它采用 CMOS 和 UVEPROM 工艺制作,集成度比 PAL 和 GAL 器件高得多,其产品多半都属于高密度 PLD。

图 8.5.1 是 ATMEL 公司生产的 EPLD 产品 AT22V10 的电路结构框图。它的基本结构形式和 PAL、GAL 器件类似,仍由可编程的与逻辑阵列、固定的或逻辑阵列和输出逻辑宏单元(简称 OLMC)组成。AT22V10 有两种不同的封装型式,即双列直插式(DIP)和表面安装式(SMT)。图 8.5.1 中每个引脚的两个标号中前一个是 DIP 封装形式下的标号,后一个是 SMT 封装形式下的标号。

与 PAL 和 GAL 相比,EPLD 有以下几个特点。

首先,由于采用了 CMOS 工艺,所以 EPLD 具有 CMOS 器件低功耗、高噪声容限的优点。

其次,因为采用了 UVEPROM 工艺,以叠栅注入 MOS 管作为编程单元,所以不仅可靠性高、可以改写,而且集成度高、造价便宜。这也是选用 UVEPROM 工艺制作 EPLD 的一个主要原因。目前 EPLD 产品的集成度最高已达 1 万门以上。

第三个特点是输出部分采用了类似于 GAL 器件的可编程的输出逻辑宏单元。EPLD 的 OLMC 不仅吸收了 GAL 器件输出电路结构可编程的优点,而且还增加了对 OLMC 中触发器的预置数和异步置零功能。因此,EPLD 的 OLMC 要比 GAL 中的 OLMC 有更大的使用灵活性。

此外,为了提高与-或逻辑阵列中乘积项的利用率,有些 EPLD 的或逻辑阵列部分也引入了可编程逻辑结构。

8.5.2 EPLD 的与-或逻辑阵列

在 PAL 和 GAL 器件的与-或逻辑阵列中,每个或门输入的一组乘积项数目是固定的,而且在许多情况下每一组的数目又是相等的。但由于需要产生的




图 8.5.1 AT22V10 的电路结构框图

与-或逻辑函数所包含的乘积项各不相同,因而与-或阵列中的乘积项就得不到充分利用。为了克服这种局限性,在 EPLD 的与-或逻辑阵列上作了一些改进。

首先,在大多数的 EPLD 中与-或逻辑阵列每一组乘积项的数目不完全相等,这样既便于产生不同项数的与-或逻辑函数,又有利于提高乘积项的利用率。

其次,在有的 EPLD 中,将每一组乘积项分作两部分,产生两个与-或逻辑函数,然后通过编程使这两部分既可以单独地送到输出逻辑电路,又可以组合在一起产生一个项数更多的与-或逻辑函数,如图 8.5.2 所示。ATMEL 公司生产的 ATV750 就采用了这种阵列结构。




图 8.5.2 每组乘积项分为两部分的可编程结构

另外一种改进的与-或阵列是图 8.5.3 所示的乘积项共享的可编程结构。

其中每组乘积项都分成两部分,通过编程可以将这两部分相加,产生一个含有 8 个乘积项的与-或逻辑函数,也可以分别为相邻一组所共享,与相邻一组乘积项共同组成一个项数更多的与-或逻辑函数。在图 8.5.3 给出的情况下,虽然每一组乘积项本身为 8 项,但通过对 4 个编程单元的编程可以产生包含 4、8、12、16 项的与-或逻辑函数。可见,这种可编程结构能使与逻辑阵列的乘积项得到充分的利用。采用这种与-或阵列结构的 EPLD 有 ALTERA 公司的 EP512 等。




图 8.5.3 与-或逻辑阵列的乘积项共享结构

8.5.3 EPLD 的输出逻辑宏单元(OLMC)

EPLD 的输出电路结构和 GAL 相似,也采取了可编程的输出逻辑宏单元 OLMC。通过编程的方法能将 OLMC 设置成各种不同的工作状态。而且,由于增加了对 OLMC 中触发器的预置和置零功能,因而具有更大的使用灵活性。

不同型号 EPLD 的 OLMC 在电路结构上也各不相同,但从预置和置零的工作方式上可以分为两大类,一类为同步工作方式,另一类为异步工作方式。

例如 AT22V10 中的 OLMC 就属于同步工作方式。图 8.5.4 是 AT22V10 的 OLMC 电路结构图,它由 D 触发器、异或门和两个 2 选 1 数据选择器 MUX1、MUX2 构成。




图 8.5.4 AT22V10 的 OLMC 电路结构图

MUX1 用于实现输出逻辑组态的选择。当控制 MUX1 的编程单元输出高电平时为组合逻辑输出;而当编程单元为低电平时为时序逻辑输出(或称为寄存器输出)。MUX2 用于反馈信号的选择。当控制 MUX2 的编程单元输出为高电平时,反馈信号取自触发器;而当编程单元输出为低电平时,反馈信号来自 I/O 端。

通过对异或门输入端编程实现对输出极性的选择。当异或门的可编程输入端接地时,输出高电平有效;当编程输入端为高电平时,输出低电平有效。三态缓冲器的控制信号由与逻辑阵列的一个可编程的乘积项给出。

由于触发器的异步置零信号 AR 和同步预置信号 SP 各由一个可编程的乘积项提供,这样就可以按照需要编程,以决定在什么情况下将触发器置 0 或置 1。

在 AT22V10 中,所有 OLMC 中触发器的时钟信号 CLK、异步置零信号 AR 和同步预置信号 SP 都是公用的,因此所有 OLMC 中的触发器无论在置零时还是在预置时都是同时动作的。

下面再以 ATV750 为例,说明一下异步工作方式 OLMC 的特点。图 8.5.5 是 ATV750 的 OLMC 电路结构图,它包含两个 D 触发器 FF_1 和 FF_2 、异或门 XOR 和一个 2 选 1 数据选择器 MUX。通过对 MUX 编程实现组合逻辑输出和寄存器输出间的选择;通过对异或门输入端编程实现对输出极性的选择。




图 8.5.5 ATV750 的 OLMC 电路结构图

这个电路最突出的特点在于每个触发器的时钟信号 CLK 、异步置零信号 AR 都是独立的,而且分别由与逻辑阵列的一个乘积项给出,是可编程的。因此,这种类型的 EPLD 不仅可以用于同步时序逻辑电路的设计,而且可以用于异步时序逻辑电路的设计。

此外,由于 AT750 的 OLMC 中含有两个触发器,而且每个触发器的状态都直接反馈到了与逻辑阵列,这就为时序逻辑电路的设计提供了更多的方便和更大的灵活性。

近年来迅速发展起来的“复杂的可编程逻辑器件”(Complicated PLD, 简称 CPLD)可以认为是从 EPLD 演变来的。为了提高集成度,同时又保持 EPLD 传输时间可预测的优点,将若干个类似于 PAL 的功能模块和实现互连的开关矩阵集成于同一芯片上,就形成了所谓的 CPLD。CPLD 多采用 E^2 CMOS 工艺制作。

8.6 现场可编程门阵列(FPGA)

8.6.1 FPGA 的基本结构

在前面所讲的几种 PLD 电路中,都采用了与-或逻辑阵列加上输出逻辑单元的结构形式。而 FPGA 的电路结构形式则完全不同,它由若干独立的可编程逻辑模块组成。用户可以通过编程将这些模块连接成所需要的数字系统。因为这些模块的排列形式和门阵列(GA)中单元的排列形式相似,所以沿用了门阵列这个名称。FPGA 属于高密度 PLD,其集成度可达 3 万门/片以上。

图 8.6.1 是 FPGA 基本结构形式的示意图。它由三种可编程单元和一个用于存放编程数据的静态存储器组成。这三种可编程的单元是输入/输出模块 IOB(I/O Block)、可编程逻辑模块 CLB(Configurable Logic Block)和互连资源 IR(Interconnect Resource)。它们的工作状态全都由编程数据存储器中的数据设定。




图 8.6.1 FPGA 的基本结构框图

FPGA 中除了个别的几个引脚以外,大部分引脚都与可编程的 IOB 相连,均可根据需要设置成输入端或输出端。因此,FPGA 器件最大可能的输入端数和输出端数要比同等规模的 EPLD 多。

每个 CLB 中都包含组合逻辑电路和存储电路(触发器)两部分,可以设置成

规模不大的组合逻辑电路或时序逻辑电路。

为了能将这些 CLB 灵活地连接成各种应用电路,在 CLB 之间的布线区内配备了丰富的连线资源。这些互连资源包括不同类型的金属线、可编程的开关矩阵和可编程的连接点。

静态存储器的存储单元由两个 CMOS 反相器和一个控制管 T 组成,如图 8.6.2 所示。由于采用了独特的工艺设计,这种存储单元有很强的抗干扰能力和很高的可靠性。但停电以后存储器中的数据不能保存,因而每次接通电源以后必须重新给存储器,“装载”编程数据。装载的过程是在 FPGA 内部的一个时序电路的控制下自动进行的。这些数据通常都需要存放在一片 EPROM 当中。




图 8.6.2 FPGA 内静态存储器的存储单元

FPGA 的这种 CLB 阵列结构形式克服了 PAL 等 PLD 中那种固定的与-或逻辑阵列结构的局限性,在组成一些复杂的、特殊的数字系统时显得更加灵活。同时,由于加大了可编程 I/O 端的数目,也使得各引脚信号的安排更加方便和合理。

但 FPGA 本身也存在着一些明显的缺点。首先,它的信号传输延迟时间不是确定的。在构成复杂的数字系统时一般总要将若干个 CLB 组合起来才能实现。而由于每个信号的传输途径各异,所以传输延迟时间也就不可能相等。这不仅会给设计工作带来麻烦,而且也限制了器件的工作速度。在 EPLD 中就不存在这个问题。

其次,由于 FPGA 中的编程数据存储单元是一个静态随机存储器结构,所以断电后数据便随之丢失。因此,每次开始工作时都要重新装载编程数据,并需要配备保存编程数据的 EPROM。这些都给使用带来一些不便。

此外,FPGA 的编程数据一般是存放在 EPROM 中的,而且要读出并送到 FPGA 的 SRAM 中,因而不便于保密。而 EPLD 中设有加密编程单元,加密后可以防止编程数据被读出。

可见,FPGA 和 EPLD 各有不能取代的优点,这也正是两种器件目前都得到了广泛应用的原因所在。

8.6.2 FPGA 的 IOB 和 CLB

现以 Xilinx 公司生产的 XC2064 为例,介绍 FPGA 的 IOB 和 CLB 的电路结构和工作原理。

一、IOB

XC 2064 是 Xilinx 公司 FPGA 器件中结构比较简单的一种,它一共有 56 个可编程的 I/O 端。

由图 8.6.3 的电路结构图可见,每个 IOB 由输出三态缓冲器 G_1 、触发器、输入缓冲器 G_2 和两个数据选择器 MUX1、MUX2 组成。在图中所用的数据选择器符号上只标出了数据输入端和数据输出端,省略了地址输入端。实际上每个 2 选 1 数据选择器都应当有一位输入地址代码,每个 4 选 1 数据选择器应当有两位输入地址代码。这些代码都存放在 FPGA 内部的编程数据存储器中。




图 8.6.3 XC2064 的 IOB 电路

输出三态缓冲器的控制信号 \overline{OE} 由 MUX1 给出。MUX1 输出低电平时 IOB 工作在输出状态, FPGA 内部产生的信号通过 G_1 送至 I/O 端。MUX1 输出高电平时 G_1 为高阻态, IOB 工作在输入状态。

MUX2 用于输入方式的选择。当 MUX2 的输出选中输入缓冲器 G_2 的输出时,为异步输入方式,加到 I/O 端的输入信号立刻就通过 G_2 、MUX2 送往 FPGA 内部。当 MUX2 的输出选中触发器的输出时,为同步输入方式。在同步输入方式下,必须等到时钟信号 I/O CLK 到达后,加到 I/O 端的输入信号才能经过 MUX2 送往内部电路。

输入缓冲器 G_2 的阈值电平是可编程的,既可设置为 TTL 电路的阈值电平 (1.4V),也可以设置为高速 CMOS 电路的阈值电平 (2.2V)。在 XC2064 中,所有 IOB 的时钟信号是公用的。

二、CLB

在 XC2064 中有 64 个 CLB,排列成 8×8 的矩阵。每个 CLB 的电路中包含组合逻辑电路、存储电路和由一些数据选择器组成的内部控制电路,如图 8.6.4 所示。




图 8.6.4 XC2064 的 CLB 电路

组合逻辑电路部分是有 4 个输入端、两个输出端的通用逻辑模块。根据设计的需要可以将组合逻辑部分设置成 3 种不同的组态。第一种组态如图 8.6.5 (a) 所示,通过编程可以产生任何形式的四变量组合逻辑函数。第二种组态如图 8.6.5 (b) 所示,可以产生两个三变量的任何形式的逻辑函数。第三种组态如图 8.6.5 (c),可以产生含有 A 、 B 、 C 、 D 、 Q 的五变量逻辑函数。

这种通用逻辑模块由 N 沟道 MOS 管或 CMOS 反相器组成,输出与输入间的逻辑函数关系由一组编程控制信号决定。将编程控制信号与函数对应关系列成函数表,在编程过程中通过查表即可找出所需的编程数据。

为了说明这种查询表方式的工作原理,下面来分析一个二输入变量的通用逻辑模块的逻辑功能。图 8.6.6 所示电路是用 NMOS 管构成的通用逻辑模块, A 、 B 是两个输入变量, F 为输出逻辑函数, C_0 、 C_1 、 C_2 、 C_3 是编程控制信号。在 $C_0 C_1 C_2 C_3$ 的 16 种不同取值下,得到 A 和 B 的 16 种函数关系,如表 8.6.1 所示。

例如当 $C_0 C_1 C_2 C_3 = 1100$ 时,若 $A = 1$ 、 $B = 0$,则 T_1 和 T_2 导通, $F = 1$;若 $A = 0$ 、 $B = 1$,则 T_3 、 T_4 导通, $F = 1$;若 $A = B = 1$ 或 $A = B = 0$,则 4 条支路皆不导通, $F = 0$ 。因此,得到 $F = AB + \bar{A}\bar{B} = A \oplus B$ 。




图 8.6.5 XC2064 中 CLB 的 3 种组态

(a) 四变量任意函数 (b) 两个三变量任意函数 (c) 五变量逻辑函数




图 8.6.6 二变量通用逻辑模块的原理图




图 8.6.7 XC2064 中 CLB 的存储电路

同理,可以找出三变量、四变量通用逻辑模块的这种函数表,并通过查询表的方式进行设计。三变量通用逻辑模块的函数关系由一组 8 位代码指定,四变量通用逻辑模块的函数关系由一组 16 位代码指定。

CLB 中存储电路的结构如图 8.6.7 所示,它只包含一个触发器(在 XC3000 和 XC4000 系列的 FPGA 器件中,每个 CLB 中有两个触发器)。根据设计要求,这个触发器可以编程为边沿触发的 D 触发器,也可以编程为电平触发的 D 型锁存器。

触发器的 D 端接收组合电路部分的输出 F。时钟信号由数据选择器 MUX1 给出,既可以选择片内公共时钟 CLK 作为时钟信号,工作在同步方

式;又可以选择组合电路的输出 G 或输入变量 C 作为时钟信号,工作在异步方式。而且,用数据选择器 MUX2 还可以选择用时钟的上升沿或下降沿(或高电平和低电平)触发。

触发器的异步置位信号由数据选择器 MUX3 给出,异步置位信号可以从输入变量 A 和组合电路输出 F 当中选择。异步置零信号由数据选择器 MUX4 给出,既可以选组合电路输出 G 作为异步置零信号,也可以选输入变量 D 作为异步置零信号。

8.6.3 FPGA 的互连资源

为了能将 FPGA 中数目很大的 CLB 和 IOB 连结成各种复杂的系统,在布线区内布置了丰富的连线资源。这些互连资源可以分为三类,即金属线、开关矩阵 SM(Switching Matrices)和可编程连接点 PIP(Programmable Interconnect Points)。在图 8.6.8 中示出了这些互连资源的布局状况。

布线区里的金属线分为水平通用连线、垂直通用连线、水平长线、垂直长线、全局连线和直接连线等几种。这些金属线经可编程的连接点与 CLB、IOB 和开关矩阵相连。其中的通用连线主要用于 CLB 之间的连接,长线主要用于长距离或多分支信号的传送,全局连线则用于输送一些公共信号(如公用的 RESET 信号)等。

表 8.6.1 二变量通用逻辑模块的函数表

C_0	C_1	C_2	C_3	F
0	0	0	0	0
0	0	0	1	AB
0	0	1	0	$\overline{AB} = \overline{A+B}$
0	0	1	1	$AB + \overline{AB} = A \oplus B$
0	1	0	0	$\overline{A}B$
0	1	0	1	B
0	1	1	0	\overline{A}
0	1	1	1	$\overline{A} + B$
1	0	0	0	$A\overline{B}$
1	0	0	1	A
1	0	1	0	\overline{B}
1	0	1	1	$A + \overline{B}$
1	1	0	0	$\overline{A}B + \overline{A}\overline{B} = A \oplus B$
1	1	0	1	$A + B$
1	1	1	0	$\overline{A} + \overline{B} = \overline{AB}$
1	1	1	1	1

图 8.6.9 中给出了开关矩阵和可编程连接点的布置图。开关矩阵的作用如同一个可以实现多根导线转接的接线盒,通过对开关矩阵编程,可以将来自任何方向上的一根导线转接至其他方向的某一根导线上。图 8.6.9 中还列出了开关矩阵在不同编程情况下的连接状态。

图 8.6.10 中以粗线示出了经过编程后的一种连线情况,CLB(1)输出 X 经过开关矩阵分别送到了 CLB(2)的 D 端、CLB(3)的 A 端和 CLB(4)的 C 端。




图 8.6.8 FPGA 内部的互连资源




图 8.6.9 开关矩阵和可编程连接点

此外,为了减少传输延迟时间和简化编程,在相邻的 CLB 中间还设置了直接连线,如图 8.6.11 所示。每个 CLB 的输出端 X 可以与下边一个 CLB 的输入端 A 、 B 和上边一个 CLB 的输入端 C 、 D 直接相连;输出端 Y 可以和右边一个 CLB 的输入端 B 直接相连。使用这些直接连线连接时不经过开关矩阵和通用连线,只要对信号接收端的开关点编程就行了。




图 8.6.10 利用水平和垂直通用连线和开关矩阵实现连接




图 8.6.11 用直接连线实现连接

8.6.4 编程数据的装载

将编程数据写入 FPGA 内部编程数据存储器称为装载。整个装载过程是在 FPGA 内的控制电路操作下自动进行的。下面仍以 XC2000 系列 FPGA 为例,说明装载的过程。

装载过程在接通电源后自动开始,也可以由外加控制信号启动。编程数据通常存放在一个 EPROM 中,也可以存放在计算机的存储器中。装载的操作有不同模式,由模式选择信号 M_0 、 M_1 及 M_2 指定,有主、从模式之分和数据并行输入、串行输入模式之分。

图 8.6.12(a)是“主并模式”装载的电路图,编程数据事先已存入 EPROM 中。

首先简要介绍一下图中 XC2064 引脚功能的设置情况。 $A_0 \sim A_{15}$ 是地址代码输出端,装载开始后从 $A_0 \sim A_{15}$ 便自动地顺序输出地址代码(可以设置成从




图 8.6.12 XC2064 的主并装载模式

(a) 电路接法 (b) 写入数据的时序图

0000 号地址递增,也可以设置成从 FFFF 号地址递减)给 EPROM。 $D_0 \sim D_7$ 是数据输入端,接收来自 EPROM 的编程数据。装载完成后 $A_0 \sim A_{15}$ 和 $D_0 \sim D_7$ 都可作为用户可编程的 I/O 引脚用。 M_0 、 M_1 和 M_2 给出装载模式选择信号, M_0 为

专用输入引脚, M_2 在装载结束后作为用户可编程的 I/O 引脚使用。如果在装载完成后需要回读(即读出已经装入 FPGA 中的编程数据), 则回读的数据将从 M_1 脚输出。DOUT 是数据输出端, 在装载过程中, 写入数据的同时就把数据又变成串行数据从 DOUT 端输出。在将多片 FPGA 同时编程时, DOUT 的输出将作为另一片 FPGA 的串行数据输入。装载结束后它也是一个用户可编程的 I/O 端。 HDC 和 LDC 是两个表示装载数据正在进行的信号端, 装载过程中 HDC 始终为高电平, LDC 始终为低。装载完成后它们也是用户可编程的 I/O 引脚。

D/\bar{P} 为装载完成信号端。当装载过程结束, 电路进入用户编程设定的工作状态后, D/\bar{P} 变成高电平。如果装载完成后令 D/\bar{P} 由高电平变为低电平, 则电路将重新初始化, 并重新进入装载过程。 \overline{PWRDWN} 是掉电输入信号。当 \overline{PWRDWN} 变成低电平时, 电路停止工作, 并使所有输出变为高阻态。这时只要器件的供电电源不低于 2.3V, 编程数据存储器中的数据仍能保留, 在 \overline{PWRDWN} 返回高电平以后电路还能恢复原来的工作状态。

\overline{RESET} 为复位信号。如果在装入数据的过程中 \overline{RESET} 端, 出现低电平输入信号, 则编程数据存储器将被清除, 重新开始装载过程。

CCLK 为时钟引脚。在主并模式下它输出时钟信号。这时需要利用外接石英晶体和器件内部的反相器构成(Pierce)振荡器, 如图 8.6.13 所示。在回读时 CCLK 是一个输入时钟信号端, \overline{RCLK} 是另一个输出时钟信号, 它的频率为 CCLK 的 1/8。当外接动态存储器时, 装载期间作读信号端使用, 一般情况下不用。

在图 8.6.14 中画出了装载过程的流程图。接通电源后, 内部的复位电路被触发, 开始清除编程数据存储器。在 \overline{RESET} 信号无效的条件下, 电路自动检测 M_0 、 M_1 、 M_2 的状态, 以确定装载模式。然后启动数据读入操作, 从 $A_0 \sim A_{15}$ 顺序输出地址代码给 EPROM, 同时从 $D_0 \sim D_7$ 逐个字节读入数据。并行读入的数据在器件内部被转换成串行数据, 并且在 DOUT 可以同时读出。装载完成后 DONE 变为高电平, 电路开始进入用户逻辑状态。如果数据读入过程中出现 $\overline{RESET} = 0$ 信号, 则装载过程停止, 并清除编程存储器, 重新开始装载过程。

除了主并装载模式外, 还有主串模式、从串模式、外设模式等, 这里就不一一介绍了。

以上所作的介绍, 只是想通过 XC2064 的例子使读者对 FPGA 的数据装载过程有些初步的了解。在选定某种型




图 8.6.13 石英晶体振荡器电路

号 FPGA 器件作设计时,还应仔细阅读所用器件的技术资料。




图 8.6.14 装载过程的流程图

8.7 PLD 的编程

随着 PLD 集成度的不断提高,PLD 的编程也日益复杂,设计的工作量也越来越大。在这种情况下,PLD 的编程工作必须在开发系统的支持下才能完成。为此,一些 PLD 的生产厂商和软件公司相继研制成了各种功能完善、高效率的 PLD 开发系统。其中一些系统还具有较强的通用性,可以支持不同厂家生产的、各种型号的 PAL、GAL、EPLD、FPGA 产品的开发。

PLD 开发系统包括软件和硬件两部分。

开发系统软件是指 PLD 专用的编程语言和相应的汇编程序或编译程序。开发系统软件大体上可以分为汇编型、编译型和原理图收集型三种。

早期使用的多为一些汇编型软件。这类软件要求以化简后的与-或逻辑式输入,不具备自动化简功能,而且对不同类型 PLD 的兼容性较差。例如由 MMI 公司研制的 PALASM 以及随后出现的 FM(Fast-Map)等就属于这一类。

进入 80 年代以后,功能更强、效率更高、兼容性更好的编译型开发系统软件很快地得到了推广应用。其中比较流行的有 Data I/O 公司研制的 ABEL 和 Logical Device 公司的 CUPL。这类软件输入的源程序采用专用的高级编程语言(也称为硬件描述语言 HDL)编写,有自动化简和优化设计功能。除了能自动完成设计以外,还有电路模拟和自动测试等附加功能。

80 年代后期又出现了功能更强的开发系统软件。这种软件不仅可以用高级编程语言输入,而且可以用电路原理图输入。这对于想把已有的电路(例如用中、小规模集成器件组成的一个数字系统)写入 PLD 的人来说,提供了最便捷的设计手段。例如 Data I/O 公司的 Synario 就属于这样的软件。

90 年代以来,PLD 开发系统软件开始向集成化方向发展。为了给用户提供更加方便的设计手段,一些生产 PLD 产品的主要公司都推出了自己的集成化开发系统软件(软件包)。这些集成化开发系统软件通过一个设计程序管理软件把一些已经广为应用的优秀 PLD 开发软件集成为一个大的软件系统,在设计时技术人员可以灵活地调用这些资源完成设计工作。属于这种集成化的软件系统有 Xilinx 公司的 XACT5.0, Lattice 公司的 ISP Synario System 等。

所有这些 PLD 开发系统软件都可以在 PC 机或工作站上运行。虽然它们对计算机内存容量的要求不同,但都没有超过目前 PC 机一般的内存容量。

开发系统的硬件部分包括计算机和编程器。编程器是对 PLD 进行写入和擦除的专用装置,能提供写入或擦除操作所需要的电源电压和控制信号,并通过串行接口从计算机接收编程数据,最终写进 PLD 中。早期生产的编程器往往只适用于一种或少数几种类型的 PLD 产品,而目前生产的编程器都有较强的通用性。

PLD 的编程工作大体上可按如下步骤进行。

第一步,进行逻辑抽象。首先要把需要实现的逻辑功能表示为逻辑函数的形式——逻辑方程、真值表或状态转换表(图)。

第二步,选定 PLD 的类型和型号。选择时应考虑到是否需要擦除改写;是组合逻辑电路还是时序逻辑电路;电路的规模和特点(有多少输入端和输出端,多少个触发器,与一或函数中乘积项的最大数目,是否要求对输出进行三态控制等);对工作速度、功耗的要求;是否需要加密等。

第三步,选定开发系统。选用的开发系统必须能支持选定器件的开发工作。与 PLD 器件相比,开发系统的价格要昂贵得多。因此,应该充分利用现有的开发系统,在系统所能支持的 PLD 种类和型号中选择合用的器件。

第四步,按编程语言的规定格式编写源程序。鉴于 PLD 编程语言种类较多,而且发展、变化很快,本书中就不作具体讲解了。这些专用编程语言的语法都比较简单,通过阅读使用手册和练习,很容易掌握。

第五步,上机运行。将源程序输入计算机,并运行相应的编译程序或汇编程序,产生 JEDEC 下载文件和其他程序说明文件。

所谓 JEDEC 文件是一种由电子器件工程联合会制定的记录 PLD 编程数据的标准文件格式。一般的编程器都要求以这种文件格式输入编程数据。

第六步,卸载。所谓卸载,就是将 JEDEC 文件由计算机送给编程器,再由编程器将编程数据写入 PLD 中。

第七步,测试。将写好数据的 PLD 从编程器上取下,用实验方法测试它的逻辑功能,检查它是否达到了设计要求。

8.8 在系统可编程逻辑器件(ISP-PLD)

在系统可编程逻辑器件(In-System Programmable PLD,通常简称为 ISP-PLD)是 Lattice 公司于 90 年代初首先推出的一种新型可编程逻辑器件。这种器件的最大特点是编程时既不需要使用编程器,也不需要将它从所在系统的电路板上取下,可以在系统内进行编程。

前面已经讲过,在对 FPLA、PAL、GAL 以及 EPLD 编程时,无论这些器件是采用熔丝工艺制作的还是采用 UVROM 或 E²CMOS 工艺制作的,都要用到高于 5V 的编程电压信号。因此,必须将它们从电路板上取下,插到编程器上,由编程器产生这些高压脉冲信号,最后完成编程工作。这种必须使用编程器的“离线”编程方式,仍然不太方便。FPGA 的装载过程虽然可以“在系统”进行,但与之配合使用的 EPROM 在编程时仍然离不开编程器。

为了克服这个缺点,Lattice 公司成功地将原属于编程器的写入/擦除控制电路及高压脉冲发生电路集成于 PLD 芯片中,这样在编程时就不需要使用编程器了。而且,由于编程时只需外加 5V 电压,不必将 PLD 从系统中取出,从而实现了“在系统”编程。目前生产 PLD 产品的主要公司都已推出了各自的 ISP-PLD 产品。

8.8.1 低密度 ISP-PLD

目前 Lattice 公司生产的 ISP-PLD 有低密度和高密度两种类型。低密度 ISP-PLD 是在 GAL 电路的基础上加进了写入/擦除控制电路而形成的。例如 ispGAL16z8 就属于这一类,它的电路结构框图如图 8.8.1 所示。在正常工作状态下,附加的控制逻辑和移位寄存器不工作,电路主要部分的逻辑功能与 GAL16V8 完全相同。

ispGAL16z8 有 3 种不同的工作方式,即正常、诊断和编程。工作方式由输入控制信号 MODE 和 SDI 指定。

接通电源以后如果 MODE = H(高电平)、SDI = L(低电平),则电路自动进入正常工作状态 S0,与 GAL16V8 的工作状态相同。

当 MODE 和 SDI 同时变为高电平(HH)以后,电路进入诊断方式 S1。这时各 OLMC 中的触发器连接成串行移位寄存器,在时钟信号 DCLK 作用下,内部的数据由 SDO 顺序地被读出,同时从 SDI 顺序地向移位寄存器中写入新的数据。利用这种工作方式可以对电路进行诊断和预置。

第三种工作方式是编程。编程工作方式又分为三个步骤进行。首先将编程

数据经过移位寄存器从 SDI 端逐位输入,然后再从 SDO 读出以供校验是否正确,校验无误后再写入 E^2CMOS 存储单元。




图 8.8.1 ispGAL16z8 的电路结构框图




图 8.8.2 ispGAL16z8 编程操作流程

在编程过程中除 $MODE$ 、 SDI 、 SDO 、 $DCLK$ 以外的所有引脚均被置成高阻态,与外接电路隔离。工作状态的转换在内部的程序控制逻辑电路的指挥下自动完成。图 8.8.2 中给出了工作状态转换的流程图。

8.8.2 高密度 ISP - PLD

高密度 ISP - PLD 又称 ispLSI, 它的电路结构比低密度 ISP - PLD 要复杂得多, 功能也更强。现以 ispLSI1032 为例, 简单介绍一下这类高密度 ISP - PLD 的电路结构和工作原理。

图 8.8.3 是 ispLSI1032 的电路结构框图, 它由 32 个通用逻辑模块 (Generic Logic Block, 简称 GLB)、64 个输入/输出单元 (I/O Cell, 简称 IOC)、可编程的内部连线区和编程控制电路组成。在全局布线区的四周, 形成了 4 个结构相同的大模块。图中没有画出编程控制电路这部分。各部分之间的关系和实现的功能如图 8.8.4 所示。这种结构形式的器件也叫做 CPLD (Complex programmable

logic Device), 即复杂的可编程逻辑器件。




图 8.8.3 ispLSI1032 的电路结构框图




图 8.8.4 ispLSI1032 的逻辑功能划分框图

图 8.8.5 是通用逻辑模块的电路结构图。由图可见,它由可编程的与逻辑阵列、乘积项共享的或逻辑阵列和输出逻辑宏单元(OLMC)三部分构成。这种结构形式与 GAL 类似,但又在 GAL 的基础上作了若干改进,在组态时有更大的灵活性。

首先,它的或逻辑阵列采取了乘积项共享的结构形式。它的输入和输出关系是可编程的,4 个输入 $F_0 \sim F_3$ 中任何一个都可以送到 4 个 D 触发器当中任何一个的输入端,每个输入又可以同时送给几个触发器,4 个输入还可以再组合成更大规模的与-或逻辑函数送到任何一个触发器的输入端。

此外,除了图 8.8.5 所示的标准配置模式以外,通过编程还可以将 GLB 设置成其他 4 种连接模式,即高速旁路模式、异或逻辑模式、单乘积项模式和多重模式。




图 8.8.5 通用逻辑模块(GLB)的电路结构

在高速旁路模式中,为了减少传输延迟时间,越过了乘积项共享的编程阵列,将与-或输出 $F_0 \sim F_3$ 直接与 OLMC 相接,如图 8.8.6(a)所示。

在异或逻辑模式中,乘积项共享或阵列的输出与 OLMC 之间又串进了异或门,如图 8.8.6(b)所示。异或门的一个输入来自 $F_0 \sim F_3$,另一个是来自与逻辑阵列的乘积项。

在单乘积项模式中,每个 OLMC 的输入取自与逻辑阵列一个单乘积项的输出,如图 8.8.6(c)所示。这种结构模式可以获得最快的信号传输速度。

在多重模式中,每个 GLB 中 4 个与-或输出电路的结构形式可以分别组成上述几种不同模式。

这些不同的组态模式增加了 GLB 组态的灵活性和多样性。




图 8.8.6 GLB 的其他几种组态模式

(a) 高速旁路模式 (b) 异或逻辑模式 (c) 单乘积项模式

图 8.8.7 是输入/输出单元(IOC)的电路结构图,它由三态输出缓冲器、输入缓冲器、输入寄存器/锁存器和几个可编程的数据选择器组成。触发器有两种工作方式;当 R/L 为高电平时,它被设置成边沿触发器;而当 R/L 为低电平时,它被设置成锁存器。MUX1 用于控制三态输出缓冲器的工作状态, MUX2 用于选择输出信号的传送通道, MUX3 用来选择输出极性。MUX4 用于输入方式的选择:在异步输入方式下,输入信号直接经输入缓冲器送到全局布线区的输入端;在同步输入方式下,输入信号加到触发器的输入端,必须等时钟信号 IOCLK 到达后才能被存入触发器,并经过输入缓冲器加到全局布线区。MUX5 和 MUX6 用于时钟信号的来源和极性的选择。根据这些数据选择器编程状态的组合,得到各种可能的 IOC 组态如图 8.8.8 所示。

ispLSI1032 中有一个全局布线区(Global Routing Pool,简称 GRP)和 4 个输出布线区(Output Routing Pool,简称 ORP)。这些布线区都是可编程的矩阵网络,每条纵线和每条横线的交叉点接通与否受一位编程单元状态的控制。通过对 GRP 的编程,可以实现 32 个 GLB 间的互相连接以及 IOC 与 GRP 的连接。通过对 ORP 的编程,可以使每个大模块中任何一个 GLB 能与任何一个 IOC 相连。




图 8.8.7 输入/输出单元(I/O)的电路结构




图 8.8.8 I/O 的各种组态

ispLSI 的编程是在计算机控制下进行的。计算机根据用户编写的源程序运行开发系统软件,产生相应的编程数据和编程命令,通过五线编程接口与 ispLSI 连接,如图 8.8.9 所示。其中 \overline{ispEN} 是编程使能信号, $\overline{ispEN} = 1$ 时 ispLSI 器件为正常工作状态; $\overline{ispEN} = 0$ 时所有 I/O 的输出三态缓冲器均被置成高阻态,并允许器件进入编程工作状态。MODE 是模式控制信号。SCLK 是串行时钟输

人,它为片内接受输入数据的移位寄存器以及控制编程操作的时序逻辑电路提供时钟信号。 SDI 是串行数据和命令输入端, SDO 是串行数据输出端。

ispLSI 器件内部设有控制编程操作的时序逻辑电路,它的状态转换受 $MODE$ 和 SDI 信号控制。计算机运行结果得到的编程数据和命令以串行方式从 SDI 送入 ispLSI。在写入数据的同时,又以串行方式将写入的数据从 SDO 读出并送回计算机,以便进行校验和发出下面的数据和命令。




图 8.8.9 ispLSI 器件的编程接口

计算机的并行口和 ispLSI 之间的连接除了上述的 5 条信号线以外,还需要一条地线和一条对 ispLSI 所在系统电源电压的监测线,所以实际需要用 7 根连接线。

8.8.3 在系统可编程通用数字开关(ispGDS)

在一个由多片 ISP-PLD 构成的数字系统中,为了改变电路的逻辑功能有时不仅要重新设置每个 ISP-PLD 的组态,而且需要改变它们之间的连接以及它们与外围电路(例如负载电路、显示器件等)的连接。为满足这一需要,Lattice 公司生产了在系统可编程通用数字开关(In-System Programmable Generic Digital Switch,简称 ispGDS)。

现以 ispGDS22 为例介绍一下它的结构与工作原理。图 8.8.10 是 ispGDS22 的结构框图,它由可编程的开关矩阵和若干输入/输出单元 IOC 组成。

可编程开关矩阵中的每个交叉点是否接通,由一位编程单元的状态控制。因此,通过编程的方法可将 A 列中的任何一个 IOC 与 B 列中的任何一个 IOC 接通。

IOC 的电路结构如图 8.8.11 所示。当 C_0 被编程为低电平时,电路工作在输出方式,输出端的三态缓冲器为工作状态。这时数据选择器从 4 个输入当中选中一个,经输出三态缓冲器送到输出端。当 $C_2C_1 = 11$ 时,输出的是来自开关矩阵的信号,而 $C_2C_1 = 10$ 时输出的是反相以后的来自开关矩阵的信号。当 C_2C_1 为 01 和 00 时,输出端被分别设置成高电平和低电平输出。

在系统可编程逻辑器件和在系统可编程通用数字开关的应用不仅为数字电路的设计提供了很大的方便,而且在很大程度上改变了以往从事数字系统设计、调试、运行的工作方式。

首先,它使硬件的设计工作更加简单、方便了。因为电路的逻辑功能可以由




图 8.8.10 ispGDS22 的结构框图




图 8.8.11 ispGDS22 的输入/输出单元(IOC)

编程数据设定,而且能在线装入和修改,所以硬件的设计和安装完全可以一次完成。这样就节省了修改硬件电路耗费的人力和物力。而且有时几种不同功能的逻辑电路可以采用相同的硬件电路,这也减少了许多硬件设计的工作量。

其次,在调试工作中通过写入编程数据很容易将电路设置成各种便于调试的状态,对电路进行测试,这比通过直接设置硬件电路的状态要方便得多。

用 ISP-PLD 构成的系统在运行操作上也十分方便。在系统工作过程中,随时可以根据需要改变电路的逻辑功能,不必将器件从电路板上取下即可完成。这对于那些需要不断升级换代的数字系统极为有利,因为可以在不改动硬件电路的情况下实现系统的升级换代。利用这种方法还可以通过遥控的方式对那些

工作在恶劣环境中的数字系统进行测试或修改逻辑功能。

本章小结

PLD是本世纪80年代以后迅速发展起来的一种新型半导体数字集成电路,它的最大特点是可以通过编程的方法设置其逻辑功能。本章的重点在于介绍各种PLD在电路结构和性能上的特点,以及它们都能用来实现哪些逻辑功能,适用在哪些场合。

到目前为止,已经开发出的PLD有FPLA、PAL、GAL、EPLD、FPGA以及ISP-PLD等几种类型。

FPLA和PAL是较早应用的两种PLD。这两种器件多采用双极型、熔丝工艺或UVC MOS工艺制作,电路的基本结构是与-或逻辑阵列型。采用熔丝工艺的器件不能改写,采用UVC MOS工艺的擦除和改写也不甚方便。但由于采用这两种工艺制作的器件可靠性好,成本也较低,所以在一些定型产品中仍然在使用。

GAL是继PAL之后出现的一种PLD,它采用 E^2 CMOS工艺生产,可以用电信号擦除和改写。电路的基本结构型式仍为与-或阵列型式,但由于输出电路作成了可编程的OLMC结构,能设置成不同的输出电路结构,所以有较强的通用性。而且,用电信号擦除比用紫外线擦除要方便得多。

FPLA、PAL和GAL的集成度都比较低,一般在千门以下,因此又把它们统称为低密度PLD。

EPLD是采用UVC MOS工艺制作的高密度PLD,集成度可达数千门。它的电路结构型式类似于GAL,由若干个与-或阵列模块和一些OLMC组成,可以构成较大的数字系统。这种结构的优点是信号传输时间较短,而且是可预知的。

另一种高密度PLD是FPGA。这类器件采用CMOS-SRAM工艺制作,电路结构为逻辑单元阵列型式。每个逻辑单元是可编程的,可以组成规模不大的组合或时序电路。单元之间可以灵活地互相连接,没有与-或阵列结构的局限性。但由于编程数据是存放在器件内部的静态随机存储器中的,一旦停电后这些编程数据便会丢失,所以每次开始工作时需要重新装载编程数据。此外,在将逻辑单元连接成复杂的系统时,不同的信号传输途径传输延迟时间也不同,这也是设计时必须考虑的一个因素。

近几年出现的ISP-PLD采用 E^2 CMOS工艺制作,编程数据写入 E^2 CMOS存储单元后,停电时数据不会丢失,因而克服了FPGA中数据易失的缺点。由于将编程控制电路和高压脉冲发生电路集成于ISP-PLD内部,所以编程时不需要使用编程器,并且可以在系统内完成,不用将器件从电路板上取下。ISP-

PLD 的应用进一步提高了数字系统设计自动化的水平,同时也为系统的安装、调试、修改提供了更大的方便和灵活性。

各种 PLD 的编程工作都需要在开发系统的支持下进行。开发系统的硬件部分由计算机(一般的 PC 机就可以)和编程器组成,软件部分是专用的编程语言和相应的编程软件。开发系统的种类很多,性能差别很大,各有一定的适用范围。因此,在选择 PLD 的具体型号时必须同时考虑到使用的开发系统能否支持这种型号 PLD 的编程工作。

自我检测题

- (一) 可编程逻辑器件有哪些种类? 它们的共同特点是什么?
- (二) PAL 器件的输出电路结构有哪些类型? 各种输出电路结构的 PAL 器件分别适用什么场合?
- (三) 比较 GAL 和 PAL 器件在电路结构形式上有何异、同点。
- (四) EPLD 和 FPGA 在电路的基本结构形式上有何不同?

思考题与习题

[题 8.1] 试分析图 P8.1 中由 PAL16L8 构成的逻辑电路,写出 Y_1 、 Y_2 、 Y_3 与 A 、 B 、 C 、 D 、 E 之间的逻辑关系式。

[题 8.2] 用 PAL16L8 产生如下一组组合逻辑函数

$$\begin{cases} Y_1 = \overline{A} \overline{B} CD + \overline{A} \overline{B} C \overline{D} + \overline{A} B C D + \overline{A} B C \overline{D} + A B C D + A B C \overline{D} + A \overline{B} \overline{C} D + A \overline{B} \overline{C} \overline{D} \\ Y_2 = \overline{A} B \overline{C} \overline{D} + \overline{A} B C D + A B \overline{C} \overline{D} + A B C \overline{D} + A B \overline{C} D + A B C D \\ Y_3 = A \overline{B} \overline{C} D + \overline{A} B C D \\ Y_4 = AB + AC \end{cases}$$

画出与—或逻辑阵列编程后的电路图。PAL16L8 的电路图见图 P8.1。

[题 8.3] 试分析图 P8.3 给出的用 PAL16R4 构成的时序逻辑电路,写出电路的驱动方程、状态方程、输出方程,画出电路的状态转换图。工作时,11 脚接低电平。

[题 8.4] 用 PAL16R4 设计一个 4 位二进制可控计数器。要求在控制信号 $M_1 M_0 = 11$ 时作加法计数;在 $M_1 M_0 = 10$ 时为预置数状态(时钟信号到达时将输入数据 $D_3 D_2 D_1 D_0$ 并行置入 4 个触发器中); $M_1 M_0 = 01$ 时为保持状态(时钟信号到达时所有的触发器保持状态不变); $M_1 M_0 = 00$ 时为复位状态(时钟信号到达时所有的触发器同时被置 1)。此外,还应给出进位输出信号。PAL16R4 的电路图见图 P8.3。

[题 8.5] 试说明在下列应用场合下选用哪种类型的 PLD 最为合适。

1. 小批量定型产品中的中规模逻辑电路。
2. 产品研制过程中需要不断修改的中、小规模逻辑电路。
3. 少量的定型产品中需要的规模较大的逻辑电路。
4. 需要经常改变其逻辑功能的规模较大的逻辑电路。
5. 要求能以遥控方式改变其逻辑功能的逻辑电路。




图 P8.1




图 P8.3

第九章 数-模和模-数转换

内 容 提 要

本章系统讲授数-模转换(把数字量转换成相应的模拟量)和模-数转换(把模拟量转换成相应的数字量)的基本原理和常见的典型电路。

在数-模转换电路中,分别介绍了权电阻网络数-模转换器、倒梯形电阻网络数-模转换器、权电流型数-模转换器、开关树型数-模转换器以及权电容网络数-模转换器。

在模-数转换电路中,首先介绍了模数转换的一般原理和步骤,然后分别讲述采样-保持电路和模-数转换器的主要类型。

在讲述各种转换电路工作原理的基础上,还着重讨论了转换精度与转换速度问题。

9.1 概述

由于数字电子技术的迅速发展,尤其是计算机在自动控制、自动检测以及许多其他领域中的广泛应用,用数字电路处理模拟信号的情况也更加普遍了。

为了能够使用数字电路处理模拟信号,必须把模拟信号转换成相应的数字信号,方能送入数字系统(例如微型计算机)进行处理。同时,往往还要求把处理后得到的数字信号再转换成相应的模拟信号,作为最后的输出。我们把前一种从模拟信号到数字信号的转换称为模-数转换,或简称为 A/D (Analog to Digital) 转换,把后一种从数字信号到模拟信号的转换称为数-模转换,或简称为 D/A (Digital to Analog) 转换。同时,把实现 A/D 转换的电路称为 A/D 转换器,简写为 ADC (系 Analog - Digital Converter 的缩写);把实现 D/A 转换的电路称为 D/A 转换器,简写为 DAC (系 Digital - Analog Converter 的缩写)。

为了保证数据处理结果的准确性,A/D 转换器和 D/A 转换器必须有足够的转换精度。同时,为了适应快速过程的控制和检测的需要,A/D 转换器和 D/A 转换器还必须具有足够快的转移速度。因此,转换精度和转换速度乃是衡量 A/D 转换器和 D/A 转换器性能优劣的主要标志。

目前常见的 D/A 转换器中,有权电阻网络 D/A 转换器,倒梯形电阻网络 D/A 转换器、权电流型 D/A 转换器、权电容网络 D/A 转换器以及开关树型 D/A 转换器等几种类型。

A/D 转换器的类型也有多种,可以分为直接 A/D 转换器和间接 A/D 转换器两大类。在直接 A/D 转换器中,输入的模拟电压信号直接被转换成相应的数字信号;而在间接 A/D 转换器中,输入的模拟信号首先被转换成某种中间变量(例如时间、频率等),然后再将这个中间变量转换为输出的数字信号。

此外,在 D/A 转换器数字量的输入方式上,又有并行输入和串行输入两种类型。相对应地在 A/D 转换器数字量的输出方式上也有并行输出和串行输出两种类型。

考虑到 D/A 转换器的工作原理比 A/D 转换器的工作原理简单,而且在有些 A/D 转换器中需要用 D/A 转换器作为内部的反馈电路,所以在下一节中首先讨论 D/A 转换器。

9.2 D/A 转换器

9.2.1 权电阻网络 D/A 转换器

在第一章中我们已经讲过,一个多位二进制数中每一位的 1 所代表的数值大小称为这一位的权。如果一个 n 位二进制数用 $D_n = d_{n-1}d_{n-2}\cdots d_1d_0$ 表示,所以最高位(Most Significant Bit,简写作 MSB)到最低位(Least Significant Bit,简写作 LSB)的权将依次为 2^{n-1} 、 2^{n-2} 、 \cdots 、 2^1 、 2^0 。

图 9.2.1 是 4 位权电阻网络 D/A 转换器的原理图,它由权电阻网络、4 个模拟开关和 1 个求和放大器组成。

S_3 、 S_2 、 S_1 和 S_0 是 4 个电子开关,它们的状态分别受输入代码 d_3 、 d_2 、 d_1 和 d_0 的取值控制,代码为 1 时开关接到参考电压 V_{REF} 上,代码为 0 时开关接地。故 $d_i=1$ 时有支路电流 I_i 流向求和放大器, $d_i=0$ 时支路电流为零。

求和放大器是一个接成负反馈的运算放大器。为了简化分析计算,可以把运算放大器近似地看成是理想放大器——即它的开环放大倍数为无穷大,输入电流为零(输入电阻为无穷大),输出电阻为零。当同相输入端 V_+ 的电位高于反相输入端 V_- 的电位时,输出端对地的电压 v_o 为正;当 V_- 高于 V_+ 时, v_o 为负。

当参考电压经电阻网络加到 V_- 时,只要 V_- 稍高于 V_+ ,便在 v_o 产生很




图 9.2.1 权电阻网络 D/A 转换器

负的输出电压。 v_O 经 R_F 反馈到 V_- 端使 V_- 降低,其结果必然使 $V_- \approx V_+$, $=0$ 。

在认为运算放大器输入电流为零的条件下可以得到

$$\begin{aligned} v_O &= -R_F i_\Sigma \\ &= -R_F (I_3 + I_2 + I_1 + I_0) \end{aligned} \quad (9.2.1)$$

由于 $V_+ \approx 0$, 因而各支路电流分别为

$$\begin{aligned} I_3 &= \frac{V_{REF}}{R} d_3 & (d_3 = 1 \text{ 时 } I_3 = \frac{V_{REF}}{R}, d_3 = 0 \text{ 时 } I_3 = 0) \\ I_2 &= \frac{V_{REF}}{2R} d_2 \\ I_1 &= \frac{V_{REF}}{2^2 R} d_1 \\ I_0 &= \frac{V_{REF}}{2^3 R} d_0 \end{aligned}$$

将它们代入式(9.2.1)并取 $R_F = R/2$, 则得到

$$v_O = -\frac{V_{REF}}{2^4} (d_3 2^3 + d_2 2^2 + d_1 2^1 + d_0 2^0) \quad (9.2.2)$$

对于 n 位的权电阻网络 D/A 转换器, 当反馈电阻取为 $R/2$ 时, 输出电压的计算公式可写成

$$\begin{aligned} v_O &= -\frac{V_{REF}}{2^n} (d_{n-1} 2^{n-1} + d_{n-2} 2^{n-2} + \cdots + d_1 2^1 + d_0 2^0) \\ &= -\frac{V_{REF}}{2^n} D_n \end{aligned} \quad (9.2.3)$$

上式表明, 输出的模拟电压正比于输入的数字量 D_n , 从而实现了从数字量

到模拟量的转换。

当 $D_n = 0$ 时 $v_O = 0$, 当 $D_n = 11 \cdots 11$ 时 $v_O = -\frac{2^n - 1}{2^n} V_{REF}$, 故 v_O 的最大变化范围是 $0 \sim -\frac{2^n - 1}{2^n} V_{REF}$ 。

从式(9.2.3)中还可以看到, 在 V_{REF} 为正电压时输出电压 v_O 始终为负值。要想得到正的输出电压, 可以将 V_{REF} 取为负值。

这个电路的优点是结构比较简单, 所用的电阻元件数很少。它的缺点是各个电阻的阻值相差较大, 尤其在输入信号的位数较多时, 这个问题就更加突出。例如当输入信号增加到 8 位时, 如果取权电阻网络中最小的电阻为 $R = 10k\Omega$, 那么最大的电阻阻值将达到 $2^7 R = 1.28M\Omega$, 两者相差 128 倍之多。要想在极为宽广的阻值范围内保证每个电阻都有很高的精度是十分困难的, 尤其对制作集成电路更加不利。

为了克服这个缺点, 在输入数字量的位数较多时可以采用图 9.2.2 所示的双级权电阻网络。在双级权电阻网络中, 每一级仍然只有 4 个电阻, 它们之间的阻值之比还是 1:2:4:8。可以证明^①, 只要取两级间的串联电阻 $R_s = 8R$, 即可得到

$$\begin{aligned} v_O &= -\frac{V_{REF}}{2^8} (d_7 2^7 + d_6 2^6 + d_5 2^5 + \cdots + d_1 2^1 + d_0 2^0) \\ &= -\frac{V_{REF}}{2^8} D_n \end{aligned}$$




图 9.2.2 双级权电阻网络 D/A 转换器

可见, 所得结果与式(9.2.3)相同。由于电阻的最大值与最小值相差仍为 8 倍, 所以图 9.2.2 仍不失为一种可取的方案。

^① 参见参考资料[15]第 5.3 节。

9.2.2 倒 T 形电阻网络 D/A 转换器

为了克服权电阻网络 D/A 转换器中电阻阻值相差太大的缺点,又研制出了如图 9.2.3 所示的倒 T 形电阻网络 D/A 转换器。由图可见,电阻网络中只有 R 、 $2R$ 两种阻值的电阻,这就给集成电路的设计和制作带来了很大的方便。




图 9.2.3 倒 T 形电阻网络 D/A 转换器

由图可知,因为求和放大器反相输入端 V_- 的电位始终接近于零,所以无论开关 S_3 、 S_2 、 S_1 、 S_0 合到哪一边,都相当于接到了“地”电位上,流过每个支路的电流也始终不变。在计算倒 T 形电阻网络中各支路的电流时,可以将电阻网络等效地画成图 9.2.4 的形式。(但应注意, V_- 并没有接地,只是电位与“地”相等,因此这时又把 V_- 端称做“虚地”点。)不难看出,从 AA、BB、CC、DD 每个端口向左看过去的等效电阻都是 R ,因此从参考电源流入倒 T 形电阻网络的总电流为 $I = V_{REF}/R$,而每个支路的电流依次为 $I/2$ 、 $I/4$ 、 $I/8$ 和 $I/16$ 。




图 9.2.4 计算倒 T 形电阻网络支路电流的等效电路

如果令 $d_i = 0$ 时开关 S_i 接地(接放大器的 V_+),而 $d_i = 1$ 的 S_i 接至放大器

的输入端 V_- , 则由图 9.2.3 可知

$$i_z = \frac{I}{2}d_3 + \frac{I}{4}d_2 + \frac{I}{8}d_1 + \frac{I}{16}d_0$$

在求和放大器的反馈电阻阻值等于 R 的条件下, 输出电压为

$$\begin{aligned} v_O &= -Ri_z \\ &= -\frac{V_{REF}}{2^4}(d_32^3 + d_22^2 + d_12^1 + d_02^0) \end{aligned} \quad (9.2.4)$$

对于 n 位输入的倒 T 形电阻网络 D/A 转换器, 在求和放大器的反馈电阻阻值为 R 的条件下, 输出模拟电压的计算公式为

$$\begin{aligned} v_O &= -\frac{V_{REF}}{2^n}(d_{n-1}2^{n-1} + d_{n-2}2^{n-2} + \cdots + d_12^1 + d_02^0) \\ &= -\frac{V_{REF}}{2^n}D_n \end{aligned} \quad (9.2.5)$$

上式说明输出的模拟电压与输入的数字量成正比。而且式(9.2.5)和权电阻网络 D/A 转换器输出电压的计算公式(9.2.3)具有相同的形式。

图 9.2.5 是采用倒 T 形电阻网络的单片集成 D/A 转换器 CB7520 (AD7520) 的电路原理图。它的输入为 10 位二进制数, 采用 CMOS 电路构成的模拟开关。




图 9.2.5 CB7520(AD7520)的电路原理图

图 9.2.6 是 CMOS 模拟开关的电路原理图。为了降低开关的导通内阻, 开关电路的电流电压设计在 15V 左右。

使用 CB7520 时需要外加运算放大器。运算放大器的反馈电阻可以使用 CB7520 内设的反馈电阻 R (如图 9.2.5 所示), 也可以另选反馈电阻接到 I_{out1} 与 v_O 之间。外接的参考电压 V_{REF} 必须保证有足够的稳定度, 才能确保应有的转换精度。




图 9.2.6 CB7520 中的 CMOS 模拟开关电路

9.2.3 权电流型 D/A 转换器

在前面分析权电阻网络 D/A 转换器和倒 T 形电阻网络 D/A 转换器的过程中,都把模拟开关当作理想开关处理,没有考虑它们的导通电阻和导通压降。而实际上这些开关总有一定的导通电阻和导通压降,而且每个开关的情况又不完全相同。它们的存在无疑将引起转换误差,影响转换精度。

解决这个问题的一种方法就是采用图 9.2.7 所示的权电流型 D/A 转换器。




图 9.2.7 权电流型 D/A 转换器

在权电流型 D/A 转换器中,有一组恒流源。每个恒流源电流的大小依次为前一个的 1/2,和输入二进制数对应位的“权”成正比。由于采用了恒流源,每个支路电流的大小不再受开关内阻和压降的影响,从而降低了对开关电路的要求。

恒流源电路经常使用图 9.2.8 所示的电路结构形式。只要在电路工作时保证 V_B 和 V_{EE} 稳度不变,则三极管的集电极电流即可保




图 9.2.8 权电流型 D/A 转换器中的恒流源

持恒定,不受开关内阻的影响。电流的大小近似为

$$I_i \approx \frac{V_B - V_{EF} - V_{BE}}{R_{Ei}} \quad (9.2.6)$$

当输入数字量的某位代码为 1 时,对应的开关将恒流源接至运算放大器的输入端;当输入代码为 0 时,对应的开关接地,故输出电压为

$$\begin{aligned} v_O &= i_{\Sigma} R_F \\ &= R_F \left(\frac{I}{2} d_3 + \frac{I}{2^2} d_2 + \frac{I}{2^3} d_1 + \frac{I}{2^4} d_0 \right) \\ &= \frac{R_F I}{2^4} (d_3 2^3 + d_2 2^2 + d_1 2^1 + d_0 2^0) \end{aligned} \quad (9.2.7)$$

可见, v_O 正比于输入的数字量。

在相同的 V_B 和 V_{EF} 取值下,为了得到一组依次为 $1/2$ 递减的电流源就需要用到一组不同阻值的电阻。为减少电阻阻值的种类,在实用的权电流型 D/A 转换器中经常利用倒 T 形电阻网络的分流作用产生所需的一组恒流源,如图 9.2.9 所示。




图 9.2.9 利用倒 T 形电阻网络的权电流型 D/A 转换器

由图可见, T_3 、 T_2 、 T_1 、 T_0 和 T_C 的基极是接在一起的,只要这些三极管的发射结压降 V_{BE} 相等,则它们的发射极处于相同的电位。在计算各支路的电流时,可以认为所有 $2R$ 电阻的上端都接到了同一个电位上,因而电路的工作状态与图 9.2.4 中的倒 T 形电阻网络的工作状态一样。这时流过每个 $2R$ 电阻的电流自左而右依次减少 $1/2$ 。为保证所有三极管的发射结压降相等,在发射极电流较大的三极管中按比例地加大了发射结的面积,在图中用增加发射极的数目来表示。图中的恒流源 I_{R0} 用来给 T_R 、 T_C 、 $T_0 \sim T_3$ 提供必要的基极偏置电流。

运算放大器 A_1 、三极管 T_R 和电阻 R_R 、 R 组成了基准电流发生电路。基准电流 I_{REF} 由外加的基准电压 V_{REF} 和电阻 R_R 决定。由于 T_3 和 T_R 具有相同的 V_{BE} 而发射极回路电阻相差一倍, 所以它们的发射极电流也必然相差一倍, 故有

$$I_{REF} = 2I_{E3} = \frac{V_{REF}}{R_R} = I \quad (9.2.8)$$

将式(9.2.8)代入式(9.2.7)中得到

$$v_O = \frac{R_F V_{REF}}{2^4 R_R} (d_3 2^3 + d_2 2^2 + d_1 2^1 + d_0 2^0) \quad (9.2.9)$$

对于输入为 n 位二进制数码的这种电路结构的 D/A 转换器, 输出电压的计算公式可写成

$$\begin{aligned} v_O &= \frac{R_F V_{REF}}{2^n R_R} (d_{n-1} 2^{n-1} + d_{n-2} 2^{n-2} + \cdots + d_1 2^1 + d_0 2^0) \\ &= \frac{R_F V_{REF}}{2^n R_R} D_n \end{aligned} \quad (9.2.10)$$

采用这种权电流型 D/A 转换电路生产的单片集成 D/A 转换器有 DAC0806、DAC0807、DAC0808 等。这些器件都采用双极型工艺制作, 工作速度较高。

图 9.2.10 是 DAC0808 的电路结构框图, 图中 $d_0 \sim d_7$ 是 8 位数字量的输入端, I_O 是求和电流的输出端。 $V_{REF(+)}$ 和 $V_{REF(-)}$ 接基准电流发生电路中运算放大器的反相输入端和同相输入端。COMP 供外接补偿电容之用。 V_{CC} 和 V_{EE} 为正、负电源输入端。




图 9.2.10 DAC0808 的电路结构框图

用 DAC0808 这类器件构成 D/A 转换器时需要外接运算放大器和产生基准电流用的 R_R 、如图 9.2.11 所示。在 $V_{REF} = 10V$ 、 $R_R = 5k\Omega$ 、 $R_F = 5k\Omega$ 的情况下, 根据式(9.2.10)可知输出电压为

$$v_O = \frac{R_F}{2^8 R_R} V_{REF} D_n = \frac{10}{2^8} D_n \quad (9.2.11)$$




图 9.2.11 DAC0808 的典型应用

当输入的数字量在全 0 和全 1 之间变化时, 输出模拟电压的变化范围为 0 ~ 9.96V。

*9.2.4 开关树型 D/A 转换器

开关树型 D/A 转换器电路由电阻分压器和接成树状的开关网络组成。图 9.2.12 是输入为 3 位二进制数码的开关树型 D/A 转换器电路结构图。

图中这些开关的状态分别受 3 位输入代码状态的控制。当 $d_2 = 1$ 时 S_{21} 接通而 S_{20} 断开; 当 $d_2 = 0$ 时 S_{20} 接通而 S_{21} 断开。同理, S_{11} 和 S_{10} 两组开关的状态由 d_1 的状态控制, S_{01} 和 S_{00} 两组开关由 d_0 的状态控制。由图可知

$$\begin{aligned} v_O &= \frac{V_{REF}}{2} d_2 + \frac{V_{REF}}{2^2} d_1 + \frac{V_{REF}}{2^3} d_0 \\ &= \frac{V_{REF}}{2^3} (d_2 2^2 + d_1 2^1 + d_0 2^0) \end{aligned} \quad (9.2.12)$$

对于输入为 n 位二进制数的 D/A 转换器则有

$$v_O = \frac{V_{REF}}{2^n} (d_{n-1} 2^{n-1} + d_{n-2} 2^{n-2} + \cdots + d_1 2^1 + d_0 2^0) \quad (9.2.13)$$

这种电路的特点是所用电阻种类单一, 而且在输出端基本不取电流的情况下, 对开关的导通内阻要求不高。这些特点对于制作集成电路都是有利的。

*9.2.5 权电容网络 D/A 转换器

权电容网络 D/A 转换器也是一种并行输入的 D/A 转换器, 它是利用电容分




图 9.2.12 开关树型 D/A 转换器

压的原理工作的。图 9.2.13 是 4 位权电容网络 D/A 转换器电路的原理图,其中 C_0 (及 C'_0)、 C_1 、 C_2 、 C_3 的电容量依次按 2 的乘方倍数递增。开关 S_0 、 S_1 、 S_2 和 S_3 的状态分别由输入数字信号 d_3 、 d_2 、 d_1 和 d_0 控制。当 $d_i = 1$ 时 S_i 接到参考电压 V_{REF} 一边;而当 $d_i = 0$ 时 S_i 接地。

转换开始前先令所有的开关($S_0 \sim S_3$ 、 S_D)接地,使全部电容器充分放电。然后断开 S_D ,将输入信号并行地加到输入端 $d_0 \sim d_3$ 。假定输入信号为 $d_3 d_2 d_1 d_0 = 1000$,则 S_3 将 C_3 接至 V_{REF} 一边,而 S_2 、 S_1 、 S_0 将 C_2 、 C_1 、 C_0 接地,等效电路可以画成图 9.2.14 的形式。这时 C_3 与 $(C_2 + C_1 + C_0 + C'_0)$ 构成了一个电容




图 9.2.13 权电容网络 D/A 转换器

分压器,输出电压为

$$\begin{aligned} v_O &= \frac{d_3 C_3}{C_3 + C_2 + C_1 + C_0 + C'_0} V_{REF} \\ &= \frac{d_3 C_3}{C_x} V_{REF} \quad (9.2.14) \end{aligned}$$

式中的 C_x 表示全部电容器电容量的总和。

根据同样的道理,可以得到输入数字信号为任何状态时输出模拟电压的一般表达式

$$\begin{aligned} v_O &= \frac{d_3 C_3 + d_2 C_2 + d_1 C_1 + d_0 C_0}{C_x} V_{REF} \\ &= \frac{C_x (d_3 2^3 + d_2 2^2 + d_1 2^1 + d_0 2^0)}{2^4 C_x} V_{REF} \\ &= \frac{V_{REF}}{2^4} (d_3 2^3 + d_2 2^2 + d_1 2^1 + d_0 2^0) \quad (9.2.15) \end{aligned}$$

上式表明,输出的模拟电压与输入的数字量成正比。

通过上面的分析还可以看到权电容网络D/A转换器的几个重要特点:

第一,输出电压的精度只与各个电容器电容量的比例有关,而与它们电容量的绝对值无关。

第二,输出电压 v_O 的稳态值不受开关内阻及参考电压源内阻的影响,因而降低了对开关电路及参考电压源的要求。

第三,稳态下权电容网络不消耗功率。

在 MOS 集成电路中电容器不仅容易制作,而且可以通过精确控制电容器的尺寸严格地保持各电容器之间电容量的比例关系。因此,在采用 MOS 工艺制造 D/A 转换器时,权电容网络D/A转换器也是一种常用的方案。

权电容网络 D/A 转换器的主要缺点是在输入数字量位数较多时各个电容器的电容量相差很大,这不仅会占用很大的硅片面积影响集成度,而且由于电容充、放电时间的增加也降低了电路的转换速度。

这种转换器的精度主要受电容量比例的误差以及电容器漏电的影响。为了减小负载电路对权电容网络的影响,在输出端 v_O 处应设置高输入阻抗的隔离放大器。




图 9.2.14 输入为 1000 时
图 9.2.13 的等效电路

9.2.6 具有双极性输出的 D/A 转换器

因为在二进制算术运算中通常都把带符号的数值表示为补码的形式,所以

希望 D/A 转换器能够把以补码形式输入的正、负数分别转换成正、负极性的模拟电压。

现以输入为 3 位二进制补码的情况为例,说明转换的原理。3 位二进制补码可以表示从 +3 到 -4 之间的任何整数,它们与十进制数的对应关系以及希望得到的输出模拟电压如与表 9.2.1 所示。

在图 9.2.15 的 D/A 转换电路中,如果没有接入反相器 G 和偏移电阻 R_B ,它就是一个普通的 3 位倒 T 形电阻网络 D/A 转换器。在这种情况下,如果把输入的 3 位代码看作无符号的 3 位二进制数(即全都是正数),并且取 $V_{REF} = -8V$,则输入代码为 111 时输出电压 $v_O = 7V$,而输入代码为 000 时输出电压 $v_O = 0V$,如表 9.2.2 所示。将表 9.2.1 与表 9.2.2 对照一下便可发现,如果把表 9.2.2 中间一列的输出电压偏移 $-4V$,则偏移后的输出电压恰好同表 9.2.1 所要求得到的输出电压相符。

表 9.2.1 输入为 3 位二进制补码时
要求 D/A 转换器的输出

补码输入			对应的 十进制数	要求的 输出电压
d_2	d_1	d_0		
0	1	1	+3	+3V
0	1	0	+2	+2V
0	0	1	+1	+1V
0	0	0	0	0
1	1	1	-1	-1V
1	1	0	-2	-2V
1	0	1	-3	-3V
1	0	0	-4	-4V

表 9.2.2 具有偏移的 D/A
转换器的输出

原码输入			无偏移时 的输出	偏移 -4V 后 的输出
d_2	d_1	d_0		
1	1	1	+7V	+3V
1	1	0	+6V	+2V
1	0	1	+5V	+1V
1	0	0	+4V	0
0	1	1	+3V	-1V
0	1	0	+2V	-2V
0	0	1	+1V	-3V
0	0	0	0	-4V

然而,前面讲过的 D/A 转换器电路输出电压都是单极性的,得不到正、负极性的输出电压。为此,在图 9.2.15 的 D/A 转换电路中增设了由 R_B 和 V_B 组成的偏移电路。为了使输入代码为 100 时的输出电压等于零,只要使 I_B 与此时的 i_x 大小相等即可。故应取

$$\frac{|V_B|}{R_B} = \frac{I}{2} = \frac{|V_{REF}|}{2R} \quad (9.2.16)$$

图中标示的 i_x 、 I_B 和 I 的方向都是电流的实际方向。

假若再将表 9.2.1 和表 9.2.2 最左边一列代码对照一下还可以发现,只要把表 9.2.1 中补码的符号位求反,再加入到偏移后的 D/A 转换器上,就可以得到表 9.2.1 所需要的输入与输出的关系了。为此,在图 9.2.15 中是将符号位经反相器 G 反相后才加到 D/A 转换电路上去的。




图 9.2.15 具有双极性输出电压的 D/A 转换器

通过上面的例子不难总结出构成双极型输出 D/A 转换器的一般方法:只要在求和放大器的输入端接入一个偏移电流,使输入最高位为 1 而其他各位输入为 0 时的输出 $v_o = 0$,同时将输入的符号位反相后接到一般的 D/A 转换器的输入,就得到了双极性输出的 D/A 转换器。

9.2.7 D/A 转换器的转换精度与转换速度

一、D/A 转换器的转换精度

在 D/A 转换器中通常用分辨率和转换误差来描述转换精度。

分辨率用输入二进制数码的位数给出。在分辨率为 n 位的 D/A 转换器中,从输出模拟电压的大小应能区分出输入代码从 00...00 到 11...11 全部 2^n 个不同的状态,给出 2^n 个不同等级的输出电压。因此,分辨率表示 D/A 转换器在理论上可以达到的精度。

另外,也可以用 D/A 转换器能够分辨出来的最小电压(此时输入的数字代码只有最低有效位为 1,其余各位都是 0)与最大输出电压(此时输入数字代码所有各位全是 1)之比给出分辨率。例如 10 位 D/A 转换器的分辨率可以表示为

$$\frac{1}{2^{10} - 1} = \frac{1}{1023} \approx 0.001$$

然而,由于 D/A 转换器的各个环节在参数和性能上和理论值之间不可避免地存在着差异,所以实际能达到的转换精度要由转换误差来决定。表示由各种因素引起的转换误差的一个综合性指标称为线性误差(有时也把它叫做转换误差)。线性误差表示实际的 D/A 转换特性和理想转换特性之间的最大偏差,如图 9.2.16 所示。图中的虚线表示理想的 D/A 转换特性,它是连结坐标原点和满量程输出(输入为全 1 时)理论值的一条直线。图中的实线表示实际可能的

D/A 转换特性。线性误差一般用最低有效位的倍数表示。例如给出线性误差为 1LSB, 就表示输出模拟电压与理论值之间的绝对误差小于、等于当输入为 00...01 时的输出电压。

此外, 有时也用输出电压满刻度 FSR (系 Full Scale Range 的缩写) 的百分数表示输出电压误差绝对值的大小。

造成 D/A 转换器转换误差的原因有参考电压 V_{REF} 的波动、运算放大器的零点漂移、模拟开关的导通内阻和导通压降、电阻网络中电阻阻值的偏差以及三极管特性的不一致等等。

由不同因素所导致的转换误差各有不同的特点。现以图 9.2.3 的倒 T 形电阻网络 D/A 转换器为例, 分别讨论这些因素引起转换误差的情况。

根据式 (9.2.4) 可知, 如果 V_{REF} 偏离标准值 ΔV_{REF} , 则输出将产生误差电压

$$\Delta v_{O1} = -\frac{1}{2^4}(d_3 2^3 + d_2 2^2 + d_1 2^1 + d_0 2^0) \Delta V_{REF} \quad (9.2.17)$$

这个结果说明, 由 V_{REF} 的变化所引起的误差和输入数字量的大小是成正比的。因此, 把由 ΔV_{REF} 引起的转换误差叫做比例系数误差。图 9.2.17 中以虚线表示出了当 ΔV_{REF} 一定时 v_O 值偏离理论值的情况。




图 9.2.16 D/A 转换器的转换特性曲线




图 9.2.17 比例系数误差

当输出电压的误差系由运算放大器的零点漂移所造成时, 误差电压 Δv_{O2} 的大小与输入数字量的数值无关, 输出电压的转换特性曲线将发生平移 (移上或移下), 如图 9.2.18 中的虚线所示。我们把这种性质的误差叫做漂移误差或平移误差。

由于模拟开关的导通内阻和导通压降都不可能真正等于零, 因而它们的存在也必将在输出产生误差电压 Δv_{O3} 。需要指出的是, 每个开关的导通压降未必相等, 而且开关在接地时和接 V_{REF} 时的压降也不一定相同, 因此 Δv_{O3} 既非常数

也不与输入数字量成正比。这种性质的误差叫做非线性误差。由图 9.2.19 可见,这种误差没有一定的变化规律。




图 9.2.18 漂移误差




图 9.2.19 非线性误差

产生非线性误差的另一个原因是倒 T 形电阻网络中电阻阻值的偏差,其中也包含了模拟开关导通电阻所带来的误差。由于每个支路电阻的误差不一定相同,而且不同位置上的电阻的偏差对输出电压的影响也不一样,所以在输出端产生的误差电压 Δv_{O4} 与输入数字量之间也不是线性关系。

由图 9.2.18 中还可以看到,非线性误差的存在有可能导致 D/A 转换特性在局部出现非单调性(即输入数字量不断增加的过程中 v_O 发生局部减小的现象)。这种非单调性的转换特性有时会引起系统工作不稳定,应力求避免,在选用 D/A 转换器器件时应注意,如果某一产品的说明指出它是一个具有 9 位单调性的 10 位 D/A 转换器,那么它只保证在最高 9 位被运用时转换特性是单调的。

因为这几种误差电压之间不存在固定的函数关系,所以最坏的情况下输出总的误差电压等于它们的绝对值相加,即

$$|\Delta v_O| = |\Delta v_{O1}| + |\Delta v_{O2}| + |\Delta v_{O3}| + |\Delta v_{O4}| \quad (9.2.18)$$

以上的分析还说明,为了获得高精度的 D/A 转换器,单纯依靠选用高分辨率的 D/A 转换器器件是不够的,还必须要有高稳定度的参考电压源 V_{REF} 和低漂移的运算放大器与之配合使用,才可能获得较高的转换精度。

目前常见的集成 D/A 转换器器件有两大类,一类器件的内部只包含电阻网络(或恒流源电路)和模拟开关,而另一类器件内部还包含了运算放大器以及参考电压源的发生电路。在使用前一类器件时必须外接参考电压和运算放大器,这时应注意合理地确定对参考电压源的稳定度和运算放大器零点漂移的要求。

【例 9.2.1】 在图 9.2.5 的倒 T 形电阻网络 D/A 转换器中,外接参考电压

$V_{\text{REF}} = -10\text{V}$ 。为保证 V_{REF} 偏离标准值所引起的误差小于 $\frac{1}{2}\text{LSB}$, 试计算 V_{REF} 的相对稳定度应取多少。

解: 首先计算对应于 $\frac{1}{2}\text{LSB}$ 输入的输出电压是多少。由式(9.2.5)可知, 当输入代码只有 $\text{LSB}=1$ 而其余各位均为 0 时的输出电压为

$$\begin{aligned} v_O &= -\frac{V_{\text{REF}}}{2^n} (d_{n-1}2^{n-1} + d_{n-2}2^{n-2} + \cdots + d_12^1 + d_02^0) \\ &= -\frac{V_{\text{REF}}}{2^n} \end{aligned}$$

故与 $\frac{1}{2}\text{LSB}$ 相对应的输出电压绝对值为

$$\frac{1}{2} \times \frac{|V_{\text{REF}}|}{2^n} = \frac{|V_{\text{REF}}|}{2^{n+1}}$$

其次再来计算由于 V_{REF} 变化 ΔV_{REF} 所引起的输出变化 Δv_O 。由式(9.2.5)可知, 在 n 位输入的 D/A 转换器中, 由 ΔV_{REF} 引起的输出电压变化应为

$$\Delta v_O = -\frac{\Delta V_{\text{REF}}}{2^n} (d_{n-1}2^{n-1} + d_{n-2}2^{n-2} + \cdots + d_12^1 + d_02^0)$$

而且在输入数字量最大时(所有各位全为 1) Δv_O 最大。这时的输出电压绝对值为

$$|\Delta v_O| = \frac{2^n - 1}{2^n} |\Delta V_{\text{REF}}| = \frac{2^{10} - 1}{2^{10}} |\Delta V_{\text{REF}}|$$

根据题目要求, Δv_O 必须小于、等于 $\frac{1}{2}\text{LSB}$ 对应的输出电压, 于是得到

$$\begin{aligned} |\Delta v_O| &\leq \frac{|V_{\text{REF}}|}{2^{n+1}} \\ \frac{2^{10} - 1}{2^{10}} |\Delta V_{\text{REF}}| &\leq \frac{|V_{\text{REF}}|}{2^{n+1}} \end{aligned}$$

故得到参考电压 V_{REF} 的相对稳定度为

$$\frac{|\Delta V_{\text{REF}}|}{|V_{\text{REF}}|} \leq \frac{1}{2^{n+1}} \times \frac{2^{10}}{2^{10} - 1} \approx \frac{1}{2^{n+1}} = 0.05\%$$

而允许参考电压的变化量仅为

$$|\Delta V_{\text{REF}}| \leq \frac{|V_{\text{REF}}|}{2^{n+1}} \times \frac{2^{10}}{2^{10} - 1} \approx 5\text{mV}$$

以上所讨论的转换误差都是在输入、输出已经处于稳定状态下得出的, 所以属于静态误差。此外, 在动态过程中(即输入的数码发生突变时)还有附加的动态转换误差发生。假定在输入数码突变时有多个模拟开关需要改变开关状态, 则由于它们的动作速度不同, 在转换过程中就会在输出端产生瞬时的尖峰脉冲

电压,形成很大的动态转换误差。

为彻底消除动态误差的影响,可以在 D/A 转换器的输出端附加采样-保持电路(详见第9.3.2节),并将采样时间选在过渡过程结束之后。因为这时输出电压的尖峰脉冲已经消失,所以采样结果可以完全不受动态转换误差的影响。

二、D/A 转换器的转换速度

通常用建立时间 t_{set} 来定量描述 D/A 转换器的转换速度。

建立时间 t_{set} 是这样定义的:从输入的数字量发生突变开始,直到输出电压进入与稳态值相差 $\pm \frac{1}{2} \text{LSB}$ 范围以内的这段时间,称为建立时间 t_{set} ,如图 9.2.20 所示。因为输入数字量的变化越大建立时间越长,所以一般产品说明中给出的都是输入从全 0 跳变为全 1(或从全 1 跳变为全 0)时的建立时间。目前在不包含运算放大器的单片集成 D/A 转换器中,建立时间最短的可达到 $0.1 \mu\text{s}$ 以内。在包含运算放大器的集成 D/A 转换器中,建立时间最短的也可达 $1.5 \mu\text{s}$ 以内。




图 9.2.20 D/A 转换器的建立时间

在外加运算放大器组成完整的 D/A 转换器时,完成一次转换的全部时间应包括建立时间和运算放大器的上升时间(或下降时间)这两部分。若运算放大器输出电压的转换速率为 S_R (即输出电压的变化速度),则完成一次 D/A 转换的最大转换时间为

$$T_{\text{TR(max)}} = t_s + V_{o(\text{max})}/S_R \quad (9.2.19)$$

其中 $V_{o(\text{max})}$ 为输出模拟电压的最大值。

*9.2.8 串行输入的 D/A 转换器

在上面所讲的几种 D/A 转换器中,输入的数字量都是以并行方式输入的。为了减少传输线的数目,数字信号经常以串行方式给出。在这种情况下,就需要把串行的数字信号转换为并行信号,然后再加到并行输入的 D/A 转换器,得到所要求的模拟电压。

图 9.2.21 给出了串行输入 D/A 转换器的电路结构框图,它由移位寄存器、DAC 寄存器和并行输入的 DAC 三部分组成。图中的 $\overline{\text{CS}}$ 为转换控制信号。在 $\overline{\text{CS}}$ 为低电平的期间,串行输入数据 SDI 在串行时钟 SCLK 的操作下被逐位送入移位寄存器,转换成并行输出数据。输入数据全部进入移位寄存器后 $\overline{\text{CS}}$ 回到

高电平,利用 \overline{CS} 的上升沿将移位寄存器输出的并行数据装入 DAC 寄存器中。




图 9.2.21 串行输入 D/A 转换器的电路结构框图

DAC 寄存器的输出即并行输入 DAC 的数字量输入,于是就在并行输入 DAC 的输出端得到了所需要的模拟电压。

例如 MAXIM 公司生产的 MAX515 就是这种串行输入的 DAC 产品,它的数字输入量是串行的 10 位二进制数码。MAX515 的电路结构框图如图 9.2.22 所示。图中除了 10 位倒 T 形 $R-2R$ 电阻网络 DAC、10 位的 DAC 寄存器、16




图 9.2.22 串行输入 D/A 转换器 MAX515 的电路结构框图

位的移位寄存器和控制逻辑以外,还附加了上电复位控制电路和输出端的缓冲放大器。当接通电源的瞬间,上电复位电路立即将控制逻辑电路置成设定的起始状态,并将移位寄存器和 DAC 寄存器置零。MAX515 用单一的 +5V 电源供电,外接的参考电压不应超过 $V_{DD} - 2V$ 。图中引线的标号是采用双列直插式 8 脚外壳封装时引脚的排列序号。

图 9.2.23 是 MAX515 的工作时序图。串行输入数据由两个 8 位的字节给

出,首先送入的4位是虚拟的填充位,最后送入的两位是0,中间的10位是输入的数字量。因此,在 \overline{CS} 每次的低电平持续时间里应当加给移位寄存器16个串行时钟脉冲。当 \overline{CS} 回到高电平以后,移位寄存器的数据被并行地装入DAC寄存器中,并在并行输入的DAC输出端得到相应的模拟电压。




图 9.2.23 MAX515 的工作时序图

此外,MAX515 电路还设置了串行数据输出端 SDO。在串行输入数据送入移位寄存器的过程中,同时在 SDO 端将送入的数据读出,以供校验之用。

有些串行输入 D/A 转换器的芯片内部还包含有参考电压源,并且可以工作在正、负电源(例如 $\pm 5V$)之下,这样在使用时就不需要外加参考电压了,而且很容易得到双极性的输出模拟电压。

9.3 A/D 转换器

9.3.1 A/D 转换的基本原理

在 A/D 转换器中,因为输入的模拟信号在时间上是连续的而输出的数字信号是离散的,所以转换只能在一系列选定的瞬间对输入的模拟信号取样,然后再把这些取样值转换成输出的数字量。

因此,A/D 转换的过程是首先对输入的模拟电压信号取样,取样结束后进入保持时间,在这段时间内将取样的电压量化为数字量,并按一定的编码形式给出转换结果。然后,再开始下一次取样。

一、取样定理

由图 9.3.1 可见,为了能正确无误地用取样信号 v_s 表示模拟信号 v_i ,取样信号必须有足够高的频率。可以证明,为了保证能从取样信号将原来的被取样

信号恢复,必须满足

$$f_s \geq 2f_{i(\max)} \quad (9.3.1)$$

式中, f_s 为取样频率, $f_{i(\max)}$ 为输入模拟信号 v_i 的最高频率分量的频率。式(9.3.1)就是所谓取样定理。

在满足式(9.3.1)的条件下,可以用低通滤波器将 v_s 还原为 v_i 。这个低通滤波器的电压传输系数在低于 $f_{i(\max)}$ 的范围内应保持不变,而在 $f_s - f_{i(\max)}$ 以前应迅速下降为 0,如图 9.3.2 所示。




图 9.3.1 对输入模拟信号的取样




图 9.3.2 还原取样信号所用滤波器的频率特性

因此,A/D 转换器工作时的取样频率必须高于式(9.3.1)所规定的频率。取样频率提高以后留给每次进行转换的时间也相应地缩短了,这就要求转换电路必须具备更快的工作速度。因此,不能无限制地提高取样频率,通常取 $f_s = (3 \sim 5) \cdot f_{i(\max)}$ 已满足要求。

由于转换是在取样结束后的保持时间内完成的,所以转换结果所对应的模拟电压是每次取样结束时的 v_i 值。

二、量化和编码

正如我们在第一章所指出,数字信号不仅在时间上是离散的,而且数值大小的变化也是不连续的。这就是说,任何一个数字量的大小只能是某个规定的最小数量单位的整数倍。在进行 A/D 转换时,必须把取样电压表示为这个最小单位的整数倍。这个转化过程叫做量化,所取的最小数量单位叫做量化单位,用 Δ 表示。显然,数字信号最低有效位(LSB)的 1 所代表的数量大小就等于 Δ 。

把量化的结果用代码(可以是二进制,也可以是其他进制)表示出来,称为编码。这些代码就是 A/D 转换的输出结果。

既然模拟电压是连续的,那么它就不一定能被 Δ 整除,因而量化过程不可避免地会引入误差。这种误差称为量化误差。将模拟电压信号划分为不同的量化等级时通常有图 9.3.3 所示的两种方法,它们的量化误差相差较大。

输入 信号	二进制 代码	代表的 模拟电压	输入 信号	二进制 代码	代表的 模拟电压
1V	111	$7\Delta = 7/8(V)$	1V	111	$7\Delta = 14/15(V)$
7/8V	110	$6\Delta = 6/8(V)$	13/15V	110	$6\Delta = 12/15(V)$
6/8V	101	$5\Delta = 5/8(V)$	11/15V	101	$5\Delta = 10/15(V)$
5/8V	100	$4\Delta = 4/8(V)$	9/15V	100	$4\Delta = 8/15(V)$
4/8V	011	$3\Delta = 3/8(V)$	7/15V	011	$3\Delta = 6/15(V)$
3/8V	010	$2\Delta = 2/8(V)$	5/15V	010	$2\Delta = 4/15(V)$
2/8V	001	$1\Delta = 1/8(V)$	3/15V	001	$1\Delta = 2/15(V)$
1/8V	000	$0\Delta = 0(V)$	1/15V	000	$0\Delta = 0(V)$
0			0		

(a)

(b)

图 9.3.3 划分量化电平的两方法

例如要求把 $0 \sim 1V$ 的模拟电压信号转换成 3 位二进制代码,则最简单的方法是取 $\Delta = \frac{1}{8}V$,并规定凡数值在 $0 \sim \frac{1}{8}V$ 之间的模拟电压都当作 $0 \cdot \Delta$ 对待,用二进制数 **000** 表示;凡数值在 $\frac{1}{8}V \sim \frac{2}{8}V$ 之间的模拟电压都当作 $1 \cdot \Delta$ 对待,用二进制数 **001** 表示,……等等,如图 9.3.3(a)所示。不难看出,这种量化方法可能带来的最大量化误差可达 Δ ,即 $\frac{1}{8}V$ 。

为了减小量化误差,通常采用图 9.3.3(b)的改进方法划分量化电平。在这种划分量化电平的方法中,取量化电平 $\Delta = \frac{2}{15}V$,并将输出代码 **000** 对应的模拟电压范围规定为 $0 \sim \frac{1}{15}V$,即 $0 \sim \frac{1}{2}\Delta$,这样可以将最大量化误差减小到 $\frac{1}{2}\Delta$,即 $\frac{1}{15}V$ 。这个道理不难理解,因为现在将每个输出二进制代码所表示的模拟电压值规定为它所对应的模拟电压范围的中间值,所以最大量化误差自然不会超过 $\frac{1}{2}\Delta$ 。

当输入的模拟电压在正、负范围内变化时,一般要求采用二进制补码的形式编码,如图 9.3.4 所示。在这个例子中取 $\Delta = 1V$,输出为 3 位二进制补码,最高位为符号位。




图 9.3.4 对双极性模拟电压的量化和编码

9.3.2 取样 - 保持电路

取样 - 保持电路的基本形式如图 9.3.5 所示。图中 T 为 N 沟道增强型 MOS 管, 作模拟开关使用。当取样控制信号 v_L 为高电平时 T 导通, 输入信号 v_i 经电阻 R_i 和 T 向电容 C_H 充电。若取 $R_i = R_F$, 并忽略运算放大器的输入电流, 则充电结束后 $v_O = v_C = -v_i$ 。这里 v_C 为电容 C_H 上的电压。




图 9.3.5 取样 - 保持电路的基本形式

当 v_L 返回低电平以后, MOS 管 T 截止。由于 C_H 上的电压在一段时间内基本保持不变, 所以 v_O 也保持不变, 取样结果被保存下来。 C_H 的漏电越小, 运算放大器的输入阻抗越高, v_O 保持的时间也越长。

然而图 9.3.5 电路是很不完美的。由于取样过程中需要输入电压经 R_i 和

T 向电容 C_H 充电,这就限制了取样速度。同时,又不能指望通过减小 R_1 的办法提高取样速度,因为这样做必将降低电路的输入阻抗。因此,降低 R_1 的阻值不是一个好办法。

解决这个矛盾的一种可行方法是在电路的输入端增加一级隔离放大器。图 9.3.6 中给出的单片集成取样-保持电路 LF198 就是这样的一种改进电路。

在图 9.3.6(a)的电路结构图中, A_1 、 A_2 是两个运算放大器, S 是模拟开关, L 是控制 S 状态的逻辑单元。 v_L 和 V_{REF} 是逻辑单元的两个输入电压信号,当 $v_L > V_{REF} + V_{TH}$ 时 S 接通,而当 $v_L < V_{REF} + V_{TH}$ 时 S 断开。 V_{TH} 称为阈值电压,约为 $1.4V_c$ 。

图 9.3.6(b)给出了 LF198 的典型接法。由于图中取 $V_{REF} = 0$, 而且设 v_L 为 TTL 逻辑电平,则 $v_L = 1$ 时 S 接通, $v_L = 0$ 时 S 断开。




图 9.3.6 集成取样-保持电路 LF198

(a) 电路结构 (b) 典型接法

当 $v_L = 1$ 时电路处于取样工作状态,这时 S 闭合, A_1 和 A_2 均工作在单位增益的电压跟随器状态,所以有 $v_o = v'_o = v_i$ 。如果在 R_2 的引出端与地之间接入电容 C_H ,那么电容电压的稳态值也是 v_i 。

取样结束时 v_L 回到低电平,电路进入保持状态。这时 S 断开, C_H 上的电压基本保持不变,因而输出电压 v_o 也得以维持原来的数值。

在图 9.3.6(a)电路中还有一个由二极管 D_1 、 D_2 组成的保护电路。在没有 D_1 和 D_2 的情况下,如果在 S 再次接通以前 v_i 变化了,则 v'_o 的变化可能很大,以致于使 A_1 的输出进入饱和状态并使开关电路承受过高的电压。接入 D_1 和 D_2 以后,当 v'_o 比 v_o 所保持的电压高出一个二极管的压降时, D_1 将导通, v'_o 被钳位于 $v_i + V_{D1}$ 。这里的 V_{D1} 表示二极管 D_1 的正向导通压降。当 v'_o 比 v_o 低一个二极管的压降时, D_2 导通,将 v'_o 钳位于 $v_i - V_{D2}$ 。 V_{D2} 为 D_2 的正向导通压降。在 S 接通的情况下,因为 $v'_o \approx v_o$,所以 D_1 和 D_2 都不导通,保护电路不起作

用。

取样过程中电容 C_H 上的电压达到稳态值所需要的时间(称为获取时间)和保持阶段输出电压的下降率 $\Delta v_O/\Delta T$ 是衡量取样-保持电路性能的两个最重要的指标。在 LF198 中,采用了双极型与 MOS 型混合工艺。为了提高电路工作速度并降低输入失调电压,输入端运算放大器的输入级采用双极型三极管电路。而在输出端的运算放大器中,输入级使用了场效应三极管,这就有效地提高了放大器的输入阻抗,减小了保持时间内 C_H 上电荷的损失,使输出电压的下降率达到 $10^{-3}(\text{mV/sec})$ 以下(当外接电容 C_H 为 $0.01\mu\text{F}$ 时)。

输出电压下降率与外接电容 C_H 电容量大小和漏电情况有关。 C_H 的电容量越大、漏电越小,输出电压下降率越低。然而加大 C_H 的电容量会使获取时间变长,所以在选择 C_H 的电容量大小时应兼顾输出电压下降率和获取时间两方面的要求。

逻辑输入端(v_I)和参考输入端(V_{REF})都具有较高的输入电阻,可以直接用 TTL 电路或 CMOS 电路驱动。通过失调调整输入端 V_{OS} 可以调整输出电压的零点,使 $v_I = 0$ 时 $v_O = 0$ 。 V_{OS} 的数值可以用电位器的动端调节,电位器的一个定端接电源 V^+ ,另一个定端通过电阻接地。

9.3.3 直接 A/D 转换器

直接 A/D 转换器能把输入的模拟电压直接转换为输出的数字量而不需要经过中间变量。常用的电路有并联比较型和反馈比较型两类。

一、并联比较型 A/D 转换器

图 9.3.7 为并联比较型 A/D 转换器电路结构图,它由电压比较器、寄存器和代码转换电路三部分组成。输入为 $0 \sim V_{\text{REF}}$ 间的模拟电压,输出为 3 位二进制数码 $d_2 d_1 d_0$ 。这里略去了取样-保持电路,假定输入的模拟电压 v_I 已经是取样-保持电路的输出电压了。

电压比较器中量化电平的划分采用图 9.3.3(b)所示的方式,用电阻链把参考电压 V_{REF} 分压,得到从 $\frac{1}{15}V_{\text{REF}}$ 到 $\frac{13}{15}V_{\text{REF}}$ 之间 7 个比较电平,量化单位为 $\Delta = \frac{2}{15}V_{\text{REF}}$ 。然后,把这 7 个比较电平分别接到 7 个电压比较器 $C_1 \sim C_7$ 的输入端,作为比较基准。同时,将输入的模拟电压同时加到每个比较器的另一个输入端上,与这 7 个比较基准进行比较。

若 $v_I < \frac{1}{15}V_{\text{REF}}$,则所有比较器的输出全是低电平,CP 上升沿到来后寄存器




图 9.3.7 并联比较型 A/D 转换器

中所有的触发器($FF_1 \sim FF_7$)都被置成 0 状态。

若 $\frac{1}{15}V_{REF} \leq v_i < \frac{3}{15}V_{REF}$, 则只有 C_1 输出为高电平, CP 上升沿到达后 FF_1 被置 1, 其余触发器被置 0。

依此类推, 便可列出 v_i 为不同电压时寄存器的状态, 如表 9.3.1 所示。不过寄存器输出的是一组 7 位的二值代码, 还不是所要求的二进制数, 因此必须进行代码转换。

代码转换器是一个组合逻辑电路, 根据表 9.3.1 可以写出代码转换电路输出与输入间的逻辑函数式

$$\begin{cases} d_3 = Q_4 \\ d_2 = Q_5 + \overline{Q_4} Q_2 \\ d_1 = Q_6 + \overline{Q_5} Q_3 + \overline{Q_4} Q_3 + \overline{Q_2} Q_1 \\ d_0 = Q_7 + \overline{Q_6} Q_5 + \overline{Q_5} Q_4 + \overline{Q_3} Q_2 + \overline{Q_2} Q_1 \end{cases} \quad (9.3.2)$$

按照式(9.3.2)即可得到图 9.3.7 中的代码转换电路。

表 9.3.1 图 9.3.7 电路的代码转换表

输入模拟电压 V_i	寄存器状态 (代码转换器输入)							数字量输出 (代码转换器输出)		
	Q_7	Q_6	Q_5	Q_4	Q_3	Q_2	Q_1	d_2	d_1	d_0
$(0 \sim \frac{1}{15}) V_{REF}$	0	0	0	0	0	0	0	0	0	0
$(\frac{1}{15} \sim \frac{2}{15}) V_{REF}$	0	0	0	0	0	0	1	0	0	1
$(\frac{2}{15} \sim \frac{3}{15}) V_{REF}$	0	0	0	0	0	1	1	0	1	0
$(\frac{3}{15} \sim \frac{4}{15}) V_{REF}$	0	0	0	0	1	1	1	0	1	1
$(\frac{4}{15} \sim \frac{5}{15}) V_{REF}$	0	0	0	1	1	1	1	1	0	0
$(\frac{5}{15} \sim \frac{6}{15}) V_{REF}$	0	0	1	1	1	1	1	1	0	1
$(\frac{6}{15} \sim \frac{7}{15}) V_{REF}$	0	1	1	1	1	1	1	1	1	0
$(\frac{7}{15} \sim 1) V_{REF}$	1	1	1	1	1	1	1	1	1	1

并联比较型 A/D 转换器的转换精度主要取决于量化电平的划分,分得越细(亦即 Δ 取得越小),精度越高。不过分得越细使用的比较器和触发器数目越大,电路更加复杂。此外,转换精度还受参考电压的稳定度和分压电阻相对精度以及电压比较器灵敏度的影响。

这种 A/D 转换器的最大优点是转换速度快。如果从 CP 信号的上升沿算起,图 9.3.7 电路完成一次转换所需要的时间只包括一级触发器的翻转时间和三级门电路的传输延迟时间。目前,输出为 8 位的并联比较型 A/D 转换器转换时间可以达到 50ns 以下,这是其他类型 A/D 转换器都无法做到的。

另外,使用图 9.3.7 这种含有寄存器的 A/D 转换器时可以不用附加取样-保持电路,因为比较器和寄存器这两部分也兼有取样-保持功能。这也是图 9.3.7 电路的又一个优点。

并联比较型 A/D 转换器的缺点是需要用很多的电压比较器和触发器。从图 9.3.7 电路不难得知,输出为 n 位二进制代码的转换器中应当有 $2^n - 1$ 个电压比较器和 $2^n - 1$ 个触发器。电路的规模随着输出代码位数的增加而急剧膨胀。如果输出为 10 位二进制代码,则需要用 $2^{10} - 1 = 1023$ 个比较器和 1023 个触发器以及一个规模相当庞大的代码转换电路。

二、反馈比较型 A/D 转换器

反馈比较型 A/D 转换器的构思是这样的:取一个数字量加到 D/A 转换器

上,于是得到一个对应的输出模拟电压。将这个模拟电压和输入的模拟电压信号相比较。如果两者不相等,则调整所取的数字量,直到两个模拟电压相等为止,最后所取的这个数字量就是所求的转换结果。

在反馈比较型 A/D 转换器中经常采用的有计数型和逐次渐近型两种方案。

图 9.3.8 是计数型 A/D 转换器的原理性框图。转换电路由比较器 C、D/A 转换器、计数器、脉冲源、控制门 G 以及输出寄存器等几部分组成。




图 9.3.8 计数型 A/D 转换器

转换开始前先用复位信号将计数器置零,而且转换控制信号应停留在 $v_L = 0$ 的状态。这时门 G 被封锁,计数器不工作。计数器加给 D/A 转换器的是全 0 数字信号,所以 D/A 转换器输出的模拟电压 $v_o = 0$ 。如果 v_i 为正电压信号,则 $v_i > v_o$,比较器的输出电压 $v_B = 1$ 。

当 v_L 变成高电平时开始转换,脉冲源发出的脉冲经过门 G 加到计数器的时钟信号输入端 CP,计数器开始作加法计数。随着计数的进行,D/A 转换器输出的模拟电压 v_o 也不断增加。当 v_o 增至 $v_o = v_i$ 时,比较器的输出电压变成 $v_B = 0$,将门 G 封锁,计数器停止计数。这时计数器中所存的数字就是所求的输出数字信号。

因为在转换过程中计数器中的数字不停地在变化,所以不宜将计数器的状态直接作为输出信号。为此,在输出端设置了输出寄存器。在每次转换完成以后,用转换控制信号 v_L 的下降沿将计数器输出的数字置入输出寄存器中,而以寄存器的状态作为最终的输出信号。

这种方案的明显缺点是转换时间太长。当输出为 n 位二进制数码时,最长的转换时间可达 $2^n - 1$ 倍的时钟信号周期。因此,这种方法只能用在转换速度要求不高的场合。然而由于它的电路非常简单,所以在对转换速度没有严格要求时仍是一种可取的方案。

为了提高转换速度,在计数型 A/D 转换器的基础上又产生了逐次渐近型 A/D 转换器。虽然它也是反馈比较型的 A/D 转换器,但是在 D/A 转换器部分输入数字量的给出方式有所改变。

逐次渐近型 A/D 转换器的工作原理可以用图 9.3.9 的框图来说明。这种转换器的电路包含比较器 C、D/A 转换器、寄存器、时钟脉冲源和控制逻辑等 5 个组成部分。




图 9.3.9 逐次渐近型 A/D 转换器的电路结构框图

转换开始前先将寄存器清零,所以加给 D/A 转换器的数字量也是全 0。转换控制信号 v_L 变为高电平时开始转换,时钟信号首先将寄存器的最高位置成 1,使寄存器的输出为 100...00。这个数字量被 D/A 转换器转换成相应的模拟电压 v_o ,并送到比较器与输入信号 v_i 进行比较。如果 $v_o > v_i$,说明数字过大了,则这个 1 应去掉;如果 $v_o < v_i$,说明数字还不够大,这个 1 应予保留。然后,再按同样的方法将次高位置 1,并比较 v_o 与 v_i 的大小以确定这一位的 1 是否应当保留。这样逐位比较下去,直到最低位比较完为止。这时寄存器里所存的数码就是所求的输出数字量。

上述的比较过程正如同用天平去称量一个未知重量的物体时所进行的操作一样,而所使用的砝码一个比一个重量少一半。

下面再结合图 9.3.10 的逻辑电路具体说明一下逐次比较的过程。这是一个输出为 3 位二进制数码的逐次渐近型 A/D 转换器。图中的 C 为电压比较器,当 $v_i \geq v_o$ 时比较器的输出 $v_B = 0$;当 $v_i < v_o$ 时 $v_B = 1$ 。 FF_A 、 FF_B 、 FF_C 三个触发器组成了 3 位数码寄存器,触发器 $FF_1 \sim FF_5$ 和门电路 $G_1 \sim G_9$ 组成控制逻辑电路。

转换开始前先将 F_A 、 F_B 、 F_C 置零,同时将 $F_1 \sim F_5$ 组成的环形移位寄存器置成 $Q_1 Q_2 Q_3 Q_4 Q_5 = 10000$ 状态。

转换控制信号 v_L 变成高电平以后,转换开始。第一个 CP 脉冲到达后, F_A 被置 1 而 FF_B 、 FF_C 被置 0。这时寄存器的状态 $Q_A Q_B Q_C = 100$ 加到 D/A 转换




图 9.3.10 3 位逐次渐近型 A/D 转换器的电路原理图

器的输入端上,并在 D/A 转换器的输出端得到相应的模拟电压 v_O 。 v_O 和 v_I 在比较器中比较,其结果不外乎两种:若 $v_I \geq v_O$,则 $v_B = 0$;若 $v_I < v_O$,则 $v_B = 1$ 。同时,移位寄存器右移一位,使 $Q_1 Q_2 Q_3 Q_4 Q_5 = 01000$ 。

第二个 CP 脉冲到达时 F_B 被置成 1。若原来的 $v_B = 1$,则 FF_A 被置 0;若原来的 $v_B = 0$,则 FF_A 的 1 状态保留。同时移位寄存器右移一位,变为 00100 状态。

第三个 CP 脉冲到达时 FF_C 被置 1。若原来的 $v_B = 1$,则 FF_B 被置 0;若原来的 $v_B = 0$,则 F_B 的 1 状态保留。同时移位寄存器右移一位,变成 00010 状态。

第四个 CP 脉冲到达时,同样根据这时 v_B 的状态决定 FF_C 的 1 是否应当保留。这时 F_A 、 F_B 、 F_C 的状态就是所要的转换结果。同时,移位寄存器右移一位,变为 00001 状态。由于 $Q_5 = 1$,于是 FF_A 、 FF_B 、 FF_C 的状态便通过门 G_6 、 G_7 、 G_8 送到了输出端。

第五个 CP 脉冲到达后,移位寄存器右移一位,使得 $Q_1 Q_2 Q_3 Q_4 Q_5 = 10000$,返回初始状态。同时,由于 $Q_5 = 0$,门 G_6 、 G_7 、 G_8 被封锁,转换输出信号随之消失。

为了减小量化误差,令 D/A 转换器的输出产生 $-\Delta/2$ 的偏移量。这里的 Δ

表示 D/A 转换器最低有效位输入 1 所产生的输出模拟电压大小,它也就是模拟电压的量化单位。由图 9.3.3(b)可知,为使量化误差不大于 $\Delta/2$,在划分量化电平等级时应使第一个量化电平为 $\Delta/2$,而不是 Δ 。现在与 v_i 比较的量化电平每次由 D/A 转换器的输出给出,所以应将 D/A 转换器输出的所有比较电平同时向负的方向偏移 $\Delta/2$ 。

从这个例子可以看出,3 位输出的 A/D 转换器完成一次转换需要 5 个时钟信号周期的时间。如果是 n 位输出的 A/D 转换器,则完成一次转换所需的时间将为 $n+2$ 个时钟信号周期的时间。因此,它的转换速度比并联比较型 A/D 转换器低,但比计数型 A/D 转换器的转换速度要高得多。例如,一个输出为 10 位的计数型 A/D 转换器完成一次转换的最长时间可达 $(2^{10}-1)$ 倍的时钟周期的时间,而一个输出为 10 位的逐次渐近型 A/D 转换器完成一次转换仅需要 12 个时钟周期的时间。而且,在输出位数较多时,逐次渐近型 A/D 转换器的电路规模要比并联比较型小得多。因此,逐次渐近型 A/D 转换器是目前集成 A/D 转换器产品中用得最多的一种电路。

9.3.4 间接 A/D 转换器

目前使用的间接 A/D 转换器多半都属于电压-时间变换型(简称 V-T 变换型)和电压-频率变换型(简称 V-F 变换型)两类。

在 V-T 变换型 A/D 转换器中,首先把输入的模拟电压信号转换成与之成正比的时间宽度信号,然后在这个时间宽度里对固定频率的时钟脉冲计数,计数的结果就是正比于输入模拟电压的数字信号。

在 V-F 变换型 A/D 转换器中,则首先把输入的模拟电压信号转换成与之成正比的频率信号,然后在固定的时间间隔里对得到的频率信号计数,所得到的计数结果就是正比于输入模拟电压的数字量。

一、双积分型 A/D 转换器

在 V-T 变换型 A/D 转换器当中用得最多的是双积分型 A/D 转换器。图 9.3.11 是双积分型 A/D 转换器的原理性框图,它包含积分器、比较器、计数器、控制逻辑和时钟信号源几部分。图 9.3.12 是这个电路的电压波形图。

下面讨论它的工作过程和这种 A/D 转换器的特点。

转换开始前(转换控制信号 $v_L=0$)先将计数器清零,并接通开关 S_0 ,使积分电容 C 完全放电。

$v_L=1$ 时开始转换。转换操作分两步进行:

第一步,令开关 S_1 合到输入信号电压 v_i 一侧,积分器对 v_i 进行固定时间 T_1 的积分。积分结束时积分器的输出电压为

$$v_O = \frac{1}{C} \int_0^{T_1} -\frac{v_I}{R} dt = -\frac{T_1}{RC} v_I \quad (9.3.3)$$




图 9.3.11 双积分型 A/D 转换器的结构框图




图 9.3.12 双积分型 A/D 转换器的电压波形图

上式说明,在 T_1 固定的条件下积分器的输出电压 v_O 与输入电压 v_I 成正比。

第二步,令开关 S_1 转接至参考电压(或称为基准电压) $-V_{REF}$ 一侧,积分器向相反方向积分。如果积分器的输出电压上升到零时所经过的积分时间为 T_2 ,则可得

$$v_O = \frac{1}{C} \int_0^{T_2} \frac{V_{REF}}{R} dt - \frac{T_1}{RC} v_I = 0$$

$$\frac{T_2}{RC} V_{REF} = \frac{T_1}{RC} v_I$$

故得到

$$T_2 = \frac{T_1}{V_{REF}} v_I \quad (9.3.4)$$

可见,反向积分到 $v_O = 0$ 的这段时间 T_2 与输入信号 v_I 成正比。令计数器在 T_2 这段时间里对固定频率为 f_c ($f_c = \frac{1}{T_c}$) 的时钟脉冲计数,则计数结果也一定与 v_I 成正比,即

$$D = \frac{T_2}{T_c} = \frac{T_1}{T_c V_{REF}} v_I \quad (9.3.5)$$

上式中的 D 为表示计数结果的数字量。

若取 T_1 为 T_c 的整数倍,即 $T_1 = NT_c$,则上式可化成

$$D = \frac{N}{V_{REF}} v_I \quad (9.3.6)$$

从图 9.3.12 的电压波形图上可以直观地看到这个结论的正确性。当 v_I 取为两个不同的数值 V_H 和 V_L 时,反向积分时间 T_2 和 T'_2 也不相同,而且时间的长短与 v_I 的大小成正比。由于 CP 是固定频率的脉冲,所以在 T_2 和 T'_2 期间送给计数器的计数脉冲数目也必然与 v_I 成正比。

为了实现对上述双积分过程的控制,可以用图 9.3.13 所示的逻辑电路来完成。由图可见,控制逻辑电路由一个 n 位计数器、附加触发器 FF_A 、模拟开关 S_0 和 S_1 的驱动电路 L_0 和 L_1 、控制门 G 所组成。

转换开始前,由于转换控制信号 $v_L = 0$,因而计数器和附加触发器均被置 0,同时开关 S_0 闭合,使积分电容 C 充分放电。

当 $v_L = 1$ 以后,转换开始, S_0 断开、 S_1 接到输入信号 v_I 一侧,积分器开始对 v_I 积分。因为积分过程中积分器的输出为负电压,所以比较器输出为高电平,将门 G 打开,计数器对 v_{G1} 端的脉冲计数。

当计数器计满 2^n 个脉冲以后,自动返回全 0 状态,同时给 F_A 一个进位信号,使 F_A 置 1。于是 S_1 转接到 $-V_{REF}$ 一侧,开始进行反向积分。待积分器的输




图 9.3.13 双积分型 A/D 转换器的控制逻辑电路

出回到 0 以后,比较器的输出变为低电平,将门 G 封锁,至此转换结束。这时计数器中所存的数字就是转换结果。

因为 $T_1 = 2^n T_c$, 即 $N = 2^n$, 故代入式(9.3.6)以后得出

$$D = \frac{2^n}{V_{REF}} v_1 \quad (9.3.7)$$

双积分型 A/D 转换器最突出的优点是工作性能比较稳定。由于转换过程中先后进行了两次积分,而且由式(9.3.4)可知,只要在这两次积分期间 R 、 C 的参数相同,则转换结果与 R 、 C 的参数无关。因此, R 、 C 参数的缓慢变化不影响电路的转换精度,而且也不要求 R 、 C 的数值十分精确。此外,式(9.3.6)还说明,在取 $T_1 = NT_c$ 的情况下转换结果与时钟信号周期无关。只要每次转换过程中 T_c 不变,那么时钟周期在长时间里发生缓慢的变化也不会带来转换误差。因此,我们完全可能用精度比较低的元、器件制成精度很高的双积分型 A/D 转换器。

双积分型 A/D 转换器的另一个优点是抗干扰能力比较强。因为转换器的输入端使用了积分器,所以对平均值为零的各种噪声有很强的抑制能力。在积分时间等于交流电网电压周期的整数倍时,能有效地抑制来自电网的工频干扰。

双积分型 A/D 转换器的主要缺点是工作速度低。如果采用图 9.3.13 所给出的控制方案,那么每完成一次转换的时间应取在 $2T_1$ 以上,即不应小于 $2^{n+1} T_c$ 。如果再加上转换前的准备时间(积分电容放电及计数器复位所需要的时间)和输出转换结果的时间,则完成一次转换所需的时间还要长一些。双积分型 A/D 转换器的转换速度一般都在每秒几十次以内。

尽管如此,但由于它的优点十分突出,所以在对转换速度要求不高的场合(例如数字式电压表等)双积分型 A/D 转换器用得非常广泛。

双积分型 A/D 转换器的转换精度受计数器的位数、比较器的灵敏度、运算放大器和比较器的零点漂移、积分电容的漏电、时钟频率的瞬时波动等多种因素的影响。因此,为了提高转换精度仅靠增加计数器的位数是远不够的。特别是运算放大器和比较器的零点漂移对精度影响甚大,必须采取措施予以消除。为此,在实用的电路中都增加了零点漂移的自动补偿电路。

为防止时钟信号频率在转换过程中发生波动,可以使用石英晶体振荡器作为脉冲源。同时,还应选择漏电非常小的电容器作为积分电容,并注意减小积分电容接线端通过底板的漏电流。

现在已有多种单片集成的双积分型 A/D 转换器定型产品。只需外接少量的电阻和电容元件,用这些芯片就能很方便地接成 A/D 转换器,并且可以直接驱动 LCD 或 LED 数码管。例如 CB7106/7126、CB7107/7127 都属于这类器件。为了能直接驱动数码管,在这些集成电路的输出部分都附加了数据锁存器和译码、驱动电路。而且,为便于驱动二-十进制译码器,计数器都采用二-十进制接法。此外,在芯片的模拟信号输入端还都设置了输入缓冲器,以提高电路的输入阻抗。同时,集成电路内部还设有自动调零电路,以消除比较器和放大器的零点漂移和失调电压,保证输入为零时输出为零。

二、V-F 变换型 A/D 转换器

V-F 变换型 A/D 转换器的电路结构框图可以画成图 9.3.14 的形式,它由压控振荡器(VCO)、寄存器、计数器及其时钟信号控制闸门 G 等几部分组成。




图 9.3.14 V-F 变换型 A/D 转换器

第 6.4.6 节已经介绍了各种 VCO 的电路结构和工作原理。VCO 输出脉冲的频率 f_{out} 随输入模拟电压信号 v_1 的变化而改变,而且在一定的变化范围内 f_{out} 与 v_1 之间保持较好的线性关系。

转换过程由闸门信号 v_G 控制。当 v_G 变成高电平以后,VCO 的输出脉冲通过闸门 G 给计数器计数。由于 v_G 是固定宽度 T_G 的脉冲信号,所以在 T_G 时

间里通过闸门的脉冲数与 f_{out} 成正比,因而也就与 v_i 成正比。因此,每个 v_i 周期结束时计数器里的数字就是所需要的转换结果。

为了避免在转换过程中输出的数字跳动,通常在电路的输出端设有输出寄存器。每当转换结束时,用 v_G 的下降沿将计数器的状态置入寄存器中。

因为 VCO 的输出信号是一种调频信号,而这种调频信号不仅易于传输和检出,还有很强的抗干扰能力,所以 $V-F$ 变换型 A/D 转换器非常适于在遥测、遥控系统中应用。在需要远距离传送模拟信号并完成 A/D 转换的情况下,一般是将 VCO 设置在信号发送端,而将计数器及其时钟闸门、寄存器等设置在接收端。

$V-F$ 变换型 A/D 转换器的转换精度首先取决于 $V-F$ 变换的精度,也就是取决于 VCO 的线性度和稳定度。从第 6.4.6 节中可以看到,除了精密 $V-F$ 变换电路以外,它们的线性误差都比较大,所以用普通的 VCO 很难构成高精度的 A/D 转换器。同时,转换精度还受计数器计数容量的影响,计数器容量越大转换误差越小。

$V-F$ 变换型 A/D 转换器的另一个缺点是转换速度比较低。因为每次转换都需要在 T_G 时间内令计数器计数,而计数脉冲的频率一般不可能很高、计数器的容量又要求足够大,所以计数时间 T_G 势必较长,转换速度必然比较慢。

9.3.5 A/D 转换器的转换精度与转换速度

一、A/D 转换器的转换精度

在单片集成的 A/D 转换器中也采用分辨率(又称分解度)和转换误差来描述转换精度。

分辨率以输出二进制数或十进制数的位数表示,它说明 A/D 转换器对输入信号的分辨能力。从理论上讲, n 位二进制数字输出的 A/D 转换器应能区分输入模拟电压的 2^n 个不同等级大小,能区分输入电压的最小差异为 $\frac{1}{2^n}$ FSR(满量程输入的 $1/2^n$)。例如 A/D 转换器的输出为 10 位二进制数,最大输入信号为 5V,那么这个转换器的输出应能区分出输入信号的最小差异为 $5V/2^{10} = 4.88\text{mV}$ 。

转换误差通常以输出误差最大值的形式给出,它表示实际输出的数字量和理论上应有的输出数字量之间的差别,一般多以最低有效位的倍数给出。例如给出转换误差 $< \pm \frac{1}{2}$ LSB,这就表明实际输出的数字量和理论上应得到的输出数字量之间的误差小于最低有效位的半个字。

有时也用满量程输出的百分数给出转换误差。例如 A/D 转换器的输出为

十进制的 $3\frac{1}{2}$ 位(即所谓三位半),转换误差为 $\pm 0.005\%$ FSR,则满量程输出为 1999,最大输出误差小于最低位的 1。

通常单片集成 A/D 转换器的转换误差已经综合地反映了电路内部各个元、器件及单元电路偏差对转换精度的影响,所以无须再分别讨论这些因素各自对转换精度的影响了。

还应指出,手册上给出的转换精度都是在一定的电源电压和环境温度下得到的数据。如果这些条件改变了,将引起附加的转换误差。例如 10 位二进制输出的 A/D 转换器 AD571 在室温($+25^{\circ}\text{C}$)和标准电源电压($V^+ = +5\text{V}$ 、 $V^- = -15\text{V}$)下转换误差 $\leq \pm \frac{1}{2}\text{LSB}$,而当环境温度从 0°C 变到 70°C 时,可能产生 $\pm 1\text{LSB}$ 的附加误差。如果正电源电压在 $+4.5\text{V} \sim +5.5\text{V}$ 范围内变化,或者负电源电压在 $-16\text{V} \sim -13.5\text{V}$ 范围内变化时,最大的转换误差可达 $\pm 2\text{LSB}$ 。因此,为获得较高的转换精度,必须保证供电电源有很好的稳定度,并限制环境温度的变化。对于那些需要外加参考电压的 A/D 转换器,尤其需要保证参考电压应有的稳定度。

二、A/D 转换器的转换速度

A/D 转换器的转换速度主要取决于转换电路的类型,不同类型 A/D 转换器的转换速度相差甚为悬殊。

并联比较型 A/D 转换器的转换速度最快。例如 8 位二进制输出的单片集成 A/D 转换器转换时间可以缩短至 50ns 以内。

逐次渐近型 A/D 转换器的转换速度次之。多数产品的转换时间都在 $10 \sim 100\mu\text{s}$ 之间。个别速度较快的 8 位 A/D 转换器转换时间可以不超过 $1\mu\text{s}$ 。

相比之下间接 A/D 转换器的转换速度要低得多了。目前使用的双积分型 A/D 转换器转换时间多在数十毫秒至数百毫秒之间。

此外,在组成高速 A/D 转换器时还应将采样-保持电路的获取时间(即采样信号稳定地建立起来所需要的时间)计入转换时间之内。一般单片集成采样-保持电路的获取时间在几微秒的数量级,和所选定的保持电容的电容量大小很有关系。

*9.3.6 串行输出的 A/D 转换器

在前面讲过的各种 A/D 转换器中,输出的数字量都是以并行方式输出的。在很多情况下,需要减少信号线的数目,希望输出的数字量能以串行方式给出。为此,又有了各种串行输出的 A/D 转换器产品出现。

串行输出 A/D 转换器可以在并行输出 A/D 转换器的基础上增加数据的并-串行转换而得到。图 9.3.15 所示的串行输出 A/D 转换器电路框图,就是在逐次渐近型 A/D 转换器的基础上修改而成的。将它与图 9.3.9 中的逐次渐近型 A/D 转换器电路比较一下可以看到,这里将逐次渐近寄存器接成了可预置状态的移位寄存器。在转换结束后,EOC 信号(转换结束信号)变为高电平,移位寄存器中的数据在串行时钟 SCP 的作用下从 SDO1 端逐位输出。




图 9.3.15 串行输出的 A/D 转换器

由于 A/D 转换和数据输出是相继进行的,因而需要的时间比较长。为了提高工作速度,必须同时压缩 A/D 转换和数据输出所用的时间。为此,在某些高速的串行输出 A/D 转换器中采用了并联比较型的 A/D 转换器,并且使用了频率很高的 SCP 信号。

提高工作速度的另一种方法是采用 A/D 转换和输出数据同时进行的工作方式。在控制逻辑电路决定逐次渐近寄存器中每一位触发器状态的同时,也将输出端的触发器 FF_{out} 置成同样的状态,这样就可以在完成 A/D 转换的同时将数字量从 SDO2 端串行输出了。

本章小结

由于微处理器和微型计算机在各种检测、控制和信号处理系统中的广泛应用,也促进了 A/D、D/A 转换技术的迅速发展。而且,随着计算机计算精度和计算速度的不断提高,对 A/D、D/A 转换器的转换精度和转换速度也提出了更高的要求。正是这种要求有力地推动了 A/D、D/A 转换技术的不断进步。事实上,在许多使用计算机的检测、控制或信号处理系统中,系统所能达到的精度和速度最终是由 A/D、D/A 转换器的转换精度和转换速度所决定的。因此,转换精度和转换速度是 A/D、D/A 转换器最重要的两个指标,也是我们讨论的重点。

A/D、D/A 转换器的种类十分繁杂,不可能逐一列举。因此,首先应着重理

解和掌握 A/D、D/A 转换的基本思想、共同性的问题以及对它们进行归纳和分类的原则。

在 D/A 转换器中我们分别介绍了权电阻网络型、权电流型、倒 T 形电阻网络型、权电容网络型以及开关树型的 D/A 转换器。这几种电路在集成 D/A 转换器产品中都有应用。目前在双极型的 D/A 转换器产品中权电流型电路用得比较多;在 CMOS 集成 D/A 转换器中则以倒 T 形电阻网络和开关树型电路较为常见。

本章中把 A/D 转换器归纳为直接 A/D 转换器和间接 A/D 转换器两大类。在直接 A/D 转换器中讲了并联比较型和反馈比较型两种电路。在反馈比较型中又介绍了计数型和逐次渐近型两种方案。并联比较型 A/D 转换器是目前所有 A/D 转换器中转换速度最快的一种,故又有快闪(Flash)A/D 转换器之称。由于所用的电路规模庞大,所以并联比较型电路只用在超高速的 A/D 转换器当中。而逐次渐近型 A/D 转换器虽然速度不及并联比较型快,但较之其他类型电路的转换速度又快得多,同时电路规模比并联比较型电路小得多,因此逐次渐近型电路在集成 A/D 转换器产品中用得最多。

在间接 A/D 转换器中,重点介绍了双积分型(属 $V-T$ 变换型)和 $V-F$ 变换型两种电路。虽然双积分型 A/D 转换器的转换速度很低,但由于它的电路结构简单,性能稳定可靠,抗干扰能力较强,所以在各种低速系统中得到了广泛的应用。 $V-F$ 变换型也是一种低速的 A/D 转换器,由于调频信号具有很强的抗干扰能力,所以 $V-F$ 变换型 A/D 转换器多用在遥测、遥控系统中。

为了得到较高的转换精度,除了选用分辨率较高的 A/D、D/A 转换器以外,还必须保证参考电源和供电电源有足够的稳定度,并减小环境温度的变化。否则,即使选用了高分辨率的芯片,也难于得到应有的转换精度。

此外,当 D/A 转换器输入的数字量以串行方式给出时,可以直接选用串行输入的 D/A 转换器芯片。而当要求 A/D 转换器的输出数字量以串行方式给出时,也可以直接选用串行输出的 A/D 转换器芯片。

自我检测题

(一) 在图 9.2.1 所示的权电阻网络 D/A 转换器中,若取 $V_{REF} = 5V$,试求当输入数字量为 $d_3d_2d_1d_0 = 0101$ 时输出电压的大小。

(二) 在图 9.2.3 给出的倒 T 形电阻网络 D/A 转换器中,已知 $V_{REF} = -8V$,试计算当 d_3, d_2, d_1, d_0 每一位输入代码分别为 1 时在输出端所产生的模拟电压值。

(三) 在图 9.2.5 由 CB7520 所组成的 D/A 转换器中,已知 $V_{REF} = -10V$,试计算当输入数字量从全 0 变到全 1 时输出电压的变化范围。如果想把输出电压的变化范围缩小一半,可以采取哪些方法?

- (四) 影响 D/A 转换器转换精度的主要因素有哪些?
- (五) D/A 转换器的电路结构有哪些类型, 各有何优缺点?
- (六) 什么是量化误差? 它是怎样产生的?
- (七) 若 A/D 转换器(包括取样-保持电路)输入模拟电压信号的最高变化频率为 10kHz , 试说明取样频率的下限是多少? 完成一次 A/D 转换所用时间的上限是多少?
- (八) 说明影响 A/D 转换器转换精度的主要因素有哪些?
- (九) 比较并联比较型 A/D 转换器、逐次渐近型 A/D 转换器和双积分型 A/D 转换器的优缺点, 指出它们各适于在哪些情况下采用。

思考题和习题

[题 9.1] 在图 9.2.5 所示的 D/A 转换电路中, 给定 $V_{\text{REF}} = 5\text{V}$, 试计算

- (1) 输入数字量的 $d_9 \sim d_0$ 每一位为 1 时在输出端产生的电压值。
- (2) 输入为全 1、全 0 和 **1000000000** 时对应的输出电压值。

[题 9.2] 图 P9.2 所示电路是用 CB7520 和同步十六进制计数器 74LS161 组成的波形发生器电路。已知 CB7520 的 $V_{\text{REF}} = -10\text{V}$, 试画出输出电压 v_O 的波形, 并标出波形图上各点电压的幅度。CB7520 的电路结构见图 9.2.5, 74LS161 的功能表与表 5.3.4 相同。




图 P9.2

[题 9.3] 图 P9.3 所示电路是用 CB7520 组成的双极性输出 D/A 转换器。CB7520 的电路结构见图 9.2.5, 其倒 T 形电阻网络中的电阻 $R = 10\text{k}\Omega$ 。为了得到 $\pm 5\text{V}$ 的最大输出模拟电压, 在选定 $R_U = 20\text{k}\Omega$ 的条件下, V_{REF} 、 V_{DD} 应各取何值?

[题 9.4] 在图 P9.4 给出的 D/A 转换器中, 试求:

- (1) 1LSB 产生的输出电压增量是多少?
- (2) 输入为 $d_9 \sim d_0 = \mathbf{1000000000}$ 时的输出电压是多少?
- (3) 若输入以二进制补码给出, 则最大的正数和绝对值最大的负数各为多少? 它们对应的输出电压各为多少?

[题 9.5] 试分析图 P9.5 电路的工作原理, 画出输出电压 v_O 的波形图。CB7520 的电




图 P9.3




图 P9.4

路图见图 9.2.5。同步十进制计数器 74LS160 的功能表见表 5.3.4。表 P9.5 给出了 RAM 的 16 个地址单元中所存的数据。高 6 位地址 $A_9 \sim A_4$ 始终为 0, 在表中没有列出。RAM 的输出数据只用了低 4 位, 作为 CB7520 的输入。因 RAM 的高 4 位数据没有使用, 故表中也未列出。

表 P9.5 图 P9.5 中 RAM 的数据表

A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	1	1	1
0	1	0	0	1	1	1	1
0	1	0	1	1	1	1	1
0	1	1	0	0	1	1	1
0	1	1	1	0	0	1	1
1	0	0	0	0	0	0	1
1	0	0	1	0	0	0	0
1	0	1	0	0	0	0	1
1	0	1	1	0	0	1	1
1	1	0	0	0	1	0	1
1	1	0	1	0	1	1	1
1	1	1	0	1	0	0	1
1	1	1	1	1	0	1	1




图 P9.5

[题 9.6] 如果用图 P9.5 的电路产生图 P9.6 的输出电压波形,应如何修改 RAM 中的数据? 请列出修改以后的 RAM 数据表,并计算时钟信号 CP 应有的频率。




图 P9.6

[题 9.7] 图 P9.7 所示电路是用 D/A 转换器 CB7520 和运算放大器构成的增益可编程放大器,它的电压放大倍数 $A_v = \frac{v_o}{v_i}$ 由输入的数字量 $D(d_9 \sim d_0)$ 来设定。试写出 A_v 的计算公式,并说明 A_v 的取值范围。




图 P9.7

[题 9.8] 图 P9.8 电路是用 D/A 转换器 CB7520 和运算放大器组成的增益可编程放大器, 它的电压放大倍数 $A_v = \frac{v_O}{v_1}$ 由输入的数字量 $D(d_9 \sim d_0)$ 来设定。试写出 A_v 的计算公式, 并说明 A_v 取值的范围是多少。

[题 9.9] 在图 P9.9 所示的 D/A 转换器中, 已知输入为 8 位二进制数码, 接在 CB7520 的高 8 位输入端上, $V_{REF} = 10V$ 。为保证 V_{REF} 偏离标准值所引起的误差 $\leq \frac{1}{2}$ LSB (现在的 LSB 应为 d_2), 允许 V_{REF} 的最大变化 ΔV_{REF} 是多少? V_{REF} 的相对稳定度 $\left(\frac{\Delta V_{REF}}{V_{REF}}\right)$ 应为多少? CB7520 的电路见图 9.2.5。




图 P9.8






图 P9.9

[题 9.10] 若将图 9.3.7 并联比较型 A/D 转换器输入数字量增加至 8 位, 并采用图 9.3.3(b) 所示的量化电平划分方法, 试问最大的量化误差是多少? 在保证 V_{REF} 变化时引起的误差 $\leq \frac{1}{2}$ LSB 的条件下, V_{REF} 的相对稳定度 $\left(\frac{\Delta V_{REF}}{V_{REF}}\right)$ 应为多少?



(a)



(b)

图 P9.16

[题 9.11] 在选择取样 保持电路外接电容器的电容量大小时应考虑哪些因素?

[题 9.12] 在图 9.3.8 给出的计数式 A/D 转换器中,若输出的数字量为 10 位二进制数,时钟信号频率为 1MHz,则完成一次转换的最长时间是多少?如果要求转换时间不得大于 $100\mu\text{s}$,那么时钟信号频率应选多少?

[题 9.13] 如果将图 9.3.10 逐次渐近型 A/D 转换器的输出扩展到 10 位,取时钟信号频率为 1MHz,试计算完成一次转换操作所需要的时间。

[题 9.14] 在图 9.3.13 所示的双积分型 A/D 转换器中,若计数器为 10 位二进制,时钟信号频率为 1MHz,试计算转换器的最大转换时间是多少?

[题 9.15] 在图 9.3.13 的双积分型 A/D 转换器中,输入电压 v_i 的绝对值可否大于 $-V_{\text{REF}}$ 的绝对值?为什么?

[题 9.16] 试分析图 P9.16(a)电路的工作原理,画出输出电压 v_o 的波形图。其中 74LS152 是 8 选 1 数据选择器,它的电路结构图和输出逻辑式见图 3.3.24 和式(3.3.22)。74LS161 为同步十六进制加法计数器,它的功能表与表 5.3.4 相同。假定 74LS161 和反相器 G1 的输出电阻阻值远远小于 R 的阻值。74LS152 各输入端的电压波形如图 P9.16(b)所示。

自我检测题答案

第 一 章

(一) (1) 22; (2) 186; (3) 0.6875; (4) 5.375; (5) 59; (6) 255; (7) 0.20703125; (8) 122.75390625。

(二) $Y = \bar{A}\bar{B}\bar{C} + \bar{A}BC + A\bar{B}C + ABC + ABC$ 。

(三) 见表 A1.3。

表 A1.3

A	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
B	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
C	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
D	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Y	0	0	0	0	1	1	1	1	0	0	1	0	0	0	1	1

(四) (a) $Y = \overline{AB \cdot \bar{A}B} = A\bar{B} + AB$

(b) $Y = \overline{(A \oplus B) + \bar{B}C}$

(五) (1) \bar{D} ; (2) $A\bar{B}$; (3) $A\bar{B} + BC$; (4) AB ; (5) 1; (6) A; (7) C; (8) $AC + B$ 。

(六) (1) (\times); (2) (m); (3) (\times); (4) (\times); (5) M; (6) (\times)。

(七) (a) $Y = ABC + ABC + A\bar{B}C + ABC$

(b) $Y = \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}C\bar{D} + \bar{A}B\bar{C}D + AB\bar{C}D + A\bar{B}\bar{C}D + A\bar{B}CD$

(八) (1) 用图 A1.8(a) 的卡诺图化简得到




图 A1.8

$$Y_1 = C$$

(2) 用图 A1.8(b)的卡诺图化简得到

$$Y_2 = ABD + BC + AC$$

(九) $Y = A + BC + BC$

第 二 章

(一) 见图 A2.1。




图 A2.1

(二) 可以。输入端的连接方法见图 A2.2。




图 A2.2

(三) Y_1 为低电平; Y_2 为高电平; Y_3 为高电平; Y_4 为低电平; Y_5 为高阻态; Y_6 为低电平; Y_7 为高电平; Y_8 为低电平。

(四) Y_1 为高电平; Y_2 为低电平; Y_3 为低电平; Y_4 为低电平。

(五) 应选用图(a)电路, 因为 74 系列 TTL 门电路低电平输出电流 I_{OL} 的最大值为 16mA, 而高电平输出电流 I_{OH} 的最大值仅为 -0.4mA。

(六) 见图 A2.6。

(七) 在 CMOS 门电路的输入端悬空时, 输入电容上有可能充有感应电荷, 使输入端的电平处于高、低电平之间, 这样会使静态功耗大大增加。如果加到输入端上的感应电压过高, 还




图 A2.6

会损坏门电路。

(八) 在允许的温升范围内属于正常现象,理由见式(2.6.2)及式(2.6.3)

(九) TTL 电路的主要优点是工作速度较快,主要缺点是功耗较大。CMOS 电路在这两点上与 TTL 电路相反,它的优点是功耗甚低,缺点是速度较慢。

第 三 章

(· ·) $Y = ABC + \bar{A}\bar{B}C + \bar{A}BC + A\bar{B}\bar{C}$

真值表如表 A3.1。这是一个三变量的奇偶检测电路,当输入变量中有偶数个 1 和全 0 时输出为 1,否则输出为 0。

表 A3.1

A	B	C	Y
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

(二) 见表 A3.2

表 A3.2

S_3	S_2	S_1	S_0	Y
0	0	0	0	1
0	0	0	1	$\bar{A} + \bar{B}$
0	0	1	0	$A + B$
0	0	1	1	\bar{B}
0	1	0	0	$\bar{A} + B$
0	1	0	1	\bar{A}
0	1	1	0	$AB + \bar{A}B$
0	1	1	1	$\bar{A} \cdot \bar{B}$
1	0	0	0	$A + B$
1	0	0	1	$A\bar{B} + \bar{A}B$
1	0	1	0	A
1	0	1	1	$A\bar{B}$
1	1	0	0	B
1	1	0	1	$\bar{A}B$
1	1	1	0	AB
1	1	1	1	0

(三) $Y = AB + ABC + ABC + ABC = \bar{A}\bar{B} + \bar{A}\bar{C} + AC$

(四) $Y_1 = C\bar{B}\bar{A} + CB\bar{A} + C\bar{B}A + CB\bar{A}$

$Y_2 = CBA + CBA + CBA + CBA$

(五)若以 M 、 N 、 P 、 Q 表示 4 个输入变量，以 Z 表示逻辑不一致电路的输出，则应有

$$Z = \overline{MNPQ} + \overline{M\bar{N}\bar{P}Q}$$

选用 8 选 1 数据选择器 74LS152 接成的电路如图 A3.5 所示。74LS152 的逻辑图和输出逻辑函数式见图 3.3.24 及式 (3.3.22)。

(六) 门电路的两个输入同时向相反的逻辑状态转换(即一个从 0 变成 1, 另一个从 1 变成 0)称为竞争。由于竞争而在输出端可能产生尖峰脉冲的现象称为竞争-冒险。

有竞争不一定会产生尖峰脉冲输出。在与门及与非门当中,若低电平信号首先上升到高电平,则有尖峰脉冲发生;反之,则无尖峰脉冲发生。在或门及或非门电路中,若高电平信号首先降低至低电平,则有尖峰脉冲发生;反之,不会在输出端出现尖峰脉冲。




图 A3.5

第四章

- (一) 见第 4.2 节。
 (二) 见第 4.3.1 节。
 (三) 见第 4.3.2 节
 (四) 见图 A4.4。
 (五) 见图 A4.5。




图 A4.4




图 A4.5

- (六) 见图 A4.6。
 (七) 见图 A4.7。




图 A4.6




图 A4.7

第 五 章

(一) 见本章小结或第 5.1 节。

(二) (1) 基本 RS 触发器(×); (2) 同步 RS 触发器(×); (3) 主从结构触发器(√); (4) 维持阻塞触发器(√); (5) 用 CMOS 传输门的边沿触发器(√)。

(三) 驱动方程为

$$\begin{cases} J_1 = \bar{Q}_2 & K_1 = 1 \\ J_2 = Q_1 & K_2 = 1 \end{cases}$$

状态方程为

$$\begin{cases} Q_1^{n+1} = \bar{Q}_1 \bar{Q}_2 \\ Q_2^{n+1} = Q_1 Q_2 \end{cases}$$

输出方程为

$$Y = Q_2$$

状态转换图和时序图如图 A5.3 所示。




图 A5.3

(四) 见图 A5.4。

(五) 见图 A5.5

(六) 驱动方程为

$$\begin{cases} D_1 = Q_3 \\ D_2 = Q_1 \\ D_3 = Q_1 Q_2 \end{cases}$$

状态方程为

$$\begin{cases} Q_1^{n+1} = \bar{Q}_3 \\ Q_2^{n+1} = Q_1 \\ Q_3^{n+1} = Q_1 Q_2 \end{cases}$$

输出方程为

$$Y = \overline{Q_1 Q_3}$$




图 A5.4

状态转换图如图 A5.6, 电路能够自启动。

(七) 若取图 A5.7(a)所示的状态转换图, 则得到电路的状态方程为

$$\begin{cases} Q_3^{n+1} = (Q_1 Q_2) Q_3 + (\bar{Q}_2) Q_3 \\ Q_2^{n+1} = (Q_1) \bar{Q}_2 + (\bar{Q}_1 \bar{Q}_3) Q_2 \\ Q_1^{n+1} = (\bar{Q}_2 \bar{Q}_3) \bar{Q}_1 + (\bar{1}) Q_1 \end{cases}$$

由上式得出电路的驱动方程为





图 A5.5





图 A5.6

$$\begin{cases} J_3 = Q_1 Q_2 & K_3 = Q_2 \\ J_2 = Q_1 & K_2 = \overline{Q_1} \overline{Q_3} \\ J_1 = \overline{Q_2} \overline{Q_3} & K_1 = 1 \end{cases}$$


按上式画出的电路如图 A5.7(b)所示。

(八) 见图 A5.8。

(九) 见图 A5.9。



(a)



(b)

图 A5.7




图 A5.8




图 A5.9

第六章

(一) 见第 6.1 节。

(二) 见图 A6.2。

(三) $V_{T+} = 3.75V$, $V_{T-} = 1.25V$, $\Delta V_T = 2.5V$ 。

(四) 见第 6.3 节。

(五) (1) 加大 R_d (\times); (2) 减小 R (\times); (3) 加大 C (\checkmark); (4) 提高 V_{DD} (\times); (5) 增加输入

触发脉冲的宽度(×)。

(六) (1) 加大电容 C 的容量(×); (2) 减小电阻 R 的阻值(√); (3) 提高电源电压(×)。

(七) $t_{\text{PH}} = 10\text{ns}$ 。

(八) 见图 6.5.2、图 6.5.4 及图 6.5.6。




图 A6.2

第七章

(一) 见第 7.2 节。

(二) 19 位。

(三) 见第 7.1 节。

(四) 见图 A7.4。




图 A7.4

(五) 见图 A7.5。

(六) 若选用 16×4 位的 ROM (即有 4 位地址输入、4 位数据输出的 ROM), 并令 $Y_3 = D_3$, $Y_2 = D_2$, $Y_1 = D_1$, $Y_0 = D_0$, 同时将 A, B, C, D 对应地接至地址输入 A_3, A_2, A_1, A_0 (如图 A7.6 所示)。则 ROM 的数据表应为表 A7.6。




图 A7.5




图 A7.6

表 A7.6

A ₃	A ₂	A ₁	A ₀	D ₃	D ₂	D ₁	D ₀
(A)	(B)	(C)	(D)	(Y ₃)	(Y ₂)	(Y ₁)	(Y ₀)
0	0	0	0	0	0	0	1
0	0	0	1	0	0	0	0
0	0	1	0	1	0	0	1
0	0	1	1	0	1	0	0
0	1	0	0	0	0	0	1
0	1	0	1	0	0	1	0
0	1	1	0	0	0	0	1
0	1	1	1	0	1	0	0
1	0	0	0	0	1	0	0
1	0	0	1	0	0	0	0
1	0	1	0	0	0	1	0
1	0	1	1	1	0	0	0
1	1	0	0	0	1	0	0
1	1	0	1	0	0	1	0
1	1	1	0	0	1	0	0
1	1	1	1	0	0	0	0

第 八 章

- (一) 见本章小结。
- (二) 见第 8.3 节。
- (三) 见第 8.4 节。
- (四) 见第 8.5.1 节和第 8.6.1 节。

第 九 章

- (一) $v_{O1} = -1.5625V$ 。
- (二) d_3, d_2, d_1, d_0 每一位输入代码为 1 时在输出端所产生的电压分别为 4V、2V、1V、0.5V。
- (三) 当输入的数字从全 0 变到全 1 时, 输出电压的变化范围为 $0 \sim 9.99V$ $\left(\frac{1023}{1024} \times 10V\right)$ 。

如果需要将输出电压的变化范围缩小一半, 可以将 V_{REF} 的绝对值减小一半, 即改为 $V_{REF} = -5V$ 。也可以将求和放大器的放大倍数减小一半。为此, 求和放大器 A 的反馈电阻不能再使用片内提供的反馈电阻 R , 而应在 I_{out1} 与放大器输出端 v_{O1} 之间外接一个大小等于 $R/2$ 的反馈电阻。CB7520 中 R 的标准值为 $10k\Omega$ 。

- (四) 见第 9.2.7 节。
- (五) 见第 9.2.1 节 ~ 第 9.2.5 节。
- (六) 在将模拟量化为对应的数字量时所引起的误差称为量化误差。量化误差是由于模拟量不能被量化单位整除所引起的。
- (七) 取样频率的下限值为 $20kHz$ 。由于 A/D 转换必须在两次取样的间隔时间内完成, 所以转换时间的上限不能超过 $1/f_{s(max)}$, 即 $\frac{1}{20 \times 10^3} = 50\mu s$ 。

- (八) 见第 9.3.5 节。
- (九) 见第 9.3.3 节及第 9.3.4 节。也可参阅本章小结。

因为在二进制逻辑电路中是以高、低电平表示两个不同的逻辑状态的,所以需要规定高电平(H)、低电平(L)和逻辑状态1、0之间的对应关系,这就是所谓逻辑约定。




图 F3




图 F4

这里首先有内部逻辑状态和外部逻辑状态之分。凡是符号方框内部输入端和输出端的逻辑状态称为内部逻辑状态,而符号方框外部输入端和输出端的逻辑状态统称为外部逻辑状态,如图 F4 所示。

根据这一标准的规定,可以采用以下两种体系进行逻辑约定。

一种是正逻辑或负逻辑约定,若将输入和输出的高电平定义为逻辑 1 状态,将低电平定义为逻辑 0 状态,称为正逻辑约定。反之,若将输入和输出的高电平定义为逻辑 0 状态,将低电平定义为逻辑 1 状态,则称为负逻辑约定。在这种逻辑约定下,允许在符号框外的输入端和输出端上使用逻辑非(○)符号。

另一种体系是极性指示符逻辑约定。这种体系规定,当输入端或输出端上有极性指示符时,外部的逻辑高电平(H)与内部的逻辑 0 状态对应,外部的逻辑低电平(L)与内部的逻辑 1 状态对应。反之,若输入端或输出端上没有极性指示符,则外部的逻辑高电平与内部的逻辑 1 状态对应,外部的逻辑低电平与内部的逻辑 0 状态对应。极性指示符的画法如图 F5 所示。




图 F5

需要特别指出的是,无论采用哪一种约定体系,在符号框内只存在内部逻辑状态,不存在逻辑电平的概念。而在采用极性指示符约定体系中,方框外只存在外部逻辑电平(H或L),而不存在外部逻辑状态的概念。在同一张逻辑图中,不能同时采用两种逻辑约定方法。










三、各种限定性符号

由于所有逻辑单元符号的外形都是方框或方框的组合,所以图形本身已失去了表示逻辑功能的能力,这就必须加注各种限定性符号来说明逻辑功能。限定性符号的名目繁多,现分类简单介绍如下。

1. 总限定符号

总限定符号用来表示逻辑单元总的逻辑功能。这里所说的逻辑功能是指符号框内部输入与输出之间的逻辑关系。表 F1 中列出了若干常用的总限定符号及其表示的逻辑功能。

表 F1 常用的总限定符号

符 号	说 明	符 号	说 明
&	与	MUX	多路选择
≥ 1	或	DX	多路分配
$= 1$	异或	X/Y	编码、代码转换
=	逻辑恒等(所有输入状态相同时,输出才为 1 状态)	I-0	触发器的初始状态为 0
$\geq m$	逻辑门槛(只有输入 1 的数目 $\geq m$ 时,输出才为 1 状态)	I=1	触发器的初始状态为 1
$= m$	等于 m (只有输入 1 的数目等于 m 时,输出才为 1 状态)		不可重复触发的单稳态电路
$> n/2$	多数(只有多数输入为 1 时,输出才为 1 状态)		可重复触发的单稳态电路
$2k$	偶数(输入 1 的数目为偶数时,输出为 1 状态)		非稳态电路
$2k+1$	奇数(输入 1 的数目为奇数时,输出为 1 状态)		同步启动的非稳态电路
I	缓冲(输出无专门放大)		完成最后一个脉冲后停止的非稳态电路
	缓冲放大/驱动		同步启动,完成最后一个脉冲后停止的非稳态电路
* 	滞回特性	SRGm	m 位的移位寄存
* 	分布连接、点功能、线功能	CTRm	循环长度为 2^m 的计数

续表

符 号	说 明	符 号	说 明
Σ	加法运算	CTRD[V _m	循环长度为 m 的计数
P - Q	减法运算	ROM * *	只读存储
Π	乘法运算	PROM * *	可编程只读存储
COMP	数值比较	RAM * *	随机存储
ALU	算术逻辑单元	TTL/MOS	由 TTL 到 MOS 的电平转换
CPG	先行(超前)进位	ECL/TTL	由 ECL 到 TTL 的电平转换



















* 用说明单元逻辑功能的总限定符号代替。

* * 用存储器的“字数×位数”代替。



















2. 与输入、输出有关的限定符号

这一类限定符号用来描述某个输入端或输出端的具体功能和特点。常用的符号和它们的功能见表 F2。

表 F2 与输入、输出有关的限定符号

符 号	说 明	符 号	说 明
	逻辑非, 示在输入端		数值比较器的“小于”输入
	动态输入(内部 1 状态与外部从 0 到 1 的转换过程对应, 其他时间内部逻辑状态为 0)		数值比较器的“等于”输入
	带逻辑非的动态输入(内部 1 状态与外部从 1 到 0 的转换过程对应, 其余时间内部逻辑状态为 0)		运算单元的进位输入
	带极性指示符的动态输入(内部 1 状态与外部电平从 H 到 L 的转换过程对应, 其余时间内部逻辑状态为 0)		运算单元的借位输入
	具有滞回特性的输入/双向阈值输入		逻辑非, 示在输出端
	使能输入		延迟输出
	存储单元的 R 输入		开路输出(例如开集电极, 开发射极, 开漏极, 开源极)
	存储单元的 S 输入		H 型开路输出(输出高电平时为低输出内阻)
	存储单元的 J 输入		L 型开路输出(输出低电平时为低输出内阻)

续表

符 号	说 明	符 号	说 明
	存储单元的 K 输入		无源下拉输出(与 H 型开路输出相似,但不需要附加外部元件或电路)
	存储单元的 D 输入		无源上拉输出(与 L 型开路输出相似,但不需要附加外部元件或电路)
	存储单元的 T 输入		三态输出
	扩展输入		扩展输出
	移位输入,从左到右或从顶到底		数值比较器的“大于”输出(*号由相比较的两个操作数代替)
	移位输入,从右到左或从底到顶		数值比较器的“小于”输出(*号的含义同上)
	正计数输入(每次本输入内部为 1 状态,单元的计数按 m 为单位增加一次)		数值比较器的“等于”输出(*号的含义同上)
	逆计数输入(每次本输入内部为 1 状态,单元的计数按 m 为单位减少一次)		运算单元的进位输出
	数值比较器的“大于”输入		运算单元的借位输出

3. 内部连接符号

为了缩小图形所占的幅面,可以将相邻单元的方框邻接画出,如图 F6 所示。








图 F6

当各邻接单元方框之间的公共线是沿着信息流的方向时,这些单元之间没有逻辑连接,如图 F6(a)所示。如果两个邻接方框的公共线垂直于信息流方向,则它们之间至少有一种逻辑连接,图 F6(b)就属于这种情况。表 F3 示出了内部连接的几种常见情况。

表 F3 内部连接符号




符 号	说 明	符 号	说 明
	内部连接(右边单元输入端的内部逻辑状态与左边单元输出的内部逻辑状态相对应)		具有动态特性的内部连接
	具有逻辑非的内部连接(右边单元输入端的内部逻辑状态与左边单元输出的内部逻辑状态的补状态相对应)		具有逻辑非和动态特性的内部连接

4. 非逻辑连接和信息流指示符号

当逻辑图中出现非逻辑信号(例如 A/D 转换电路中输入的模拟信号)时,用信号线上的“×”表示其性质不是逻辑信号。

此外,还规定信息流的方向原则上是从左到右、从上到下。如果不符合这个规定或信息流方向不明显时,应在信号线上标出指示信息流方向的箭头,如表 F4 中所示。

表 F4 非逻辑连接和信息流指示符号

符 号	说 明
	非逻辑连接,示出在左边
	单向信息流
	双向信息流

四、关联标注法

如果单纯地使用上面介绍的各种限定符号,有时还不能充分说明逻辑单元的各输入之间、各输出之间以及各输入与各输出之间的关系。为了解决这个问题,规定了关联标注法。

关联标注法中采用了“影响的”和“受影响的”两个术语,用以表示信号之间“影响”和“受影响”的关系。

为了便于理解关联标注法,首先讨论一下图 F7 中的例子。这是一个有附加控制端的 T 触发器。输入信号 b 是否有效,受到输入信号 a 的影响。只有 $a=1$ 时 b 端输入的脉冲上升沿才能使触发器翻转,而 $a=0$ 时 b 端的输入不起作用。因此, a 和 b 是两个有关联的输入, a 是“影响输入”, b 是“受影响输入”。在图 F7 中用加在标识符 T 前面的 1 表示受 EN1 的影响。




图 F7

1. 关联标注法的规则

(1) 用一个表示关联性质的字母和后跟的标识序号来标记“影响输入(或输出)”。

(2) 用与“影响输入(或输出)”相同的标识序号来标记“受影响的输入(或输出)”。

如果“受影响输入(或输出)”另有其他标记,则应在这个标记前面加上“影响输入(或输出)”的标识序号。

(3) 若一个输入或输出受两个以上“影响输入(或输出)”的影响时,则这些“影响输入(或输出)”的标记序号均应出现在“受影响输入(或输出)”的标记之前,并以逗号隔开。

(4) 如果是用“影响输入(或输出)”内部逻辑状态的补状态去影响“受影响输入(或输出)”时,应在“受影响输入(或输出)”的标识序号上加一个横线。

2. 关联类型

与关联、或关联和非关联用来注明输入和输出、输入之间、输出之间的逻辑关系。

互连关联用来表明一个输入或输出把其逻辑状态强加到另一个或多个输入和/或输出上。

控制关联用来标识时序单元的定时输入或时钟输入,以及表明受它控制的输入。

置位关联和复位关联用来规定当 R 输入和 S 输入处在它们的内部 1 状态时,RS 双稳态单元的内部逻辑状态。

使能关联用来标识使能输入及表明由它控制的输入和/或输出(例如哪些输出呈现高阻状态)。

方式关联用来标识选择单元操作方式的输入,及表明取决于该方式的输入和/或输出。

地址关联用来标识存储器的地址输入。

表 F5 中列出了各种关联使用的字母以及关联性质。

表 F5 关 联 类 型

关联类型	字母	“影响输入”对“受影响输入/输出”的影响	
		“影响输入”为 1 状态时	“影响输入”为 0 状态时
地址	A	允许动作(已选地址)	禁止动作(未选地址)
控制	C	允许动作	禁止动作
使能	EN	允许动作	禁止“受影响输入”动作 置开路和三态输出在外部为高阻抗状态 置其他输出在 0 状态
与	G	允许动作	置 0 状态
方式	M	允许动作(已选方式)	禁止动作(未选方式)
非	N	求补状态	不起作用
复位	R	“受影响输出”恢复到 $S=0, R=1$ 时的状态	不起作用
置位	S	“受影响输出”恢复到 $S=1, R=0$ 时的状态	不起作用
或	V	置 1 状态	允许动作
互连	Z	置 1 状态	置 0 状态

五、常用器件符号例示




图 F8 8线-3线优先编码器

(74LS148)




图 F9 3线-8线译码器

(74LS138)




图 F10 8选1数据选择器

(74LS151)




图 F11 8位奇偶校验器/产生器

(74180)




图 F12 4位数值比较器

(74LS85)




图 F13 4位双向移位寄存器

(74LS194)




图 F14 4 位同步二进制加/减计数器
(74LS191)




图 F15 可重复触发的
单稳态触发器(74LS123)




图 F16 1k×4 PROM
(INTEL3625)

常用逻辑符号对照表

名 称	国标符号	常用符号	国外流行符号	名 称	国标符号	常用符号	国外流行符号
与门				传输门			
或门				双向模拟开关			
非门				半加器			
与非门				全加器			
或非门				基本 RS 触发器			
与或非门				同步 RS 触发器			
异或门				边沿(上升沿) D 触发器			
同或门				边沿(下降沿) JK 触发器			
集电极开路 的与门				脉冲触发主从 JK 触发器			
三态输出 的非门				带施密特触 发特性的与门			

国产半导体集成电路型号命名法

(GB3430—82)

本标准适用于按半导体集成电路系列和品种的国家标准所生产的半导体集成电路(以下简称器件)。


一、型号的组成

器件的型号由五部分组成,其五个组成部分的符号及意义如下:


第零部分		第一部分		第二部分	第三部分		第四部分	
用字母表示器件符合国家标准		用字母表示器件的类型		用阿拉伯数字和字母表示器件的系列和品种代号	用字母表示器件的工作温度范围		用字母表示器件的封装形式	
符号	意义	符号	意义		符号	意义	符号	意义
C	中国制造	T	TTL		C	0~70℃	W	陶瓷扁平
		H	HTL		E	-40~85℃	B	塑料扁平
		E	ECL		R	-55~85℃	F	全密封扁平
		C	CMOS		M	-55~125℃	D	陶瓷直插
		F	线性放大器		⋮	⋮	P	塑料直插
		D	音响、电视电路				J	黑陶瓷扁平
		W	稳压器				K	金属菱形
		J	接口电路				T	金属圆形
		B	非线性电路				⋮	⋮
		M	存储器					
		μ	微型电路					
		⋮	⋮					

二、例示


例 1: 肖特基 TTL 双 4 输入与非门



例 2: CMOS 8 选 1 数据选择器(三态输出)



例 3: 通用运算放大器



参 考 资 料

- [1] 清华大学电子学教研组编,童诗白主编:《模拟电子技术基础》(第二版),北京,高等教育出版社,1988年
- [2] 华中工学院电子学教研室编,康华光主编:《电子技术基础》数字部分(第三版),北京,高等教育出版社,1988年
- [3] 李士雄、丁康源主编:《数字集成电子技术教程》,北京,高等教育出版社,1993年
- [4] 蔡惟铮主编:《数字电子线路基础》,哈尔滨,哈尔滨工业大学出版社,1988年
- [5] 张建华主编:《数字电子技术》,北京,机械工业出版社,1994年
- [6] 阎石主编:《数字电子电路》,北京,中央广播电视大学出版社,1993年
- [7] 中国集成电路大全编委会编:《中国集成电路大全——TTL 集成电路》,北京,国防工业出版社,1985年
- [8] 中国集成电路大全编委会编:《中国集成电路大全——CMOS 集成电路》,北京,国防工业出版社,1985年
- [9] 中国集成电路大全编委会编:《中国集成电路大全——集成稳压器与非线性模拟集成电路》,北京,国防工业出版社,1989年
- [10] 中国集成电路大全编委会编:《中国集成电路大全——存储器集成电路》,北京,国防工业出版社,1995年
- [11] 曹伟编著:《可编程逻辑器件原理、方法与开发应用指南》,长沙,国防科技大学出版社,1993年
- [12] 周永钊、张雷、陈铭编译:《通用阵列逻辑(GAL)》,合肥中国科技大学出版社,1989年
- [13] 宋俊德、辛德禄等编著:《可编程逻辑器件(PLD)原理与应用》,北京,电子工业出版社,1994年
- [14] 齐怀印、卢锦编著:《高级逻辑器件与设计》,北京,电子工业出版社,1996年
- [15] 金革等编译:《可编程逻辑阵列 FPGA 和 EPLD》,合肥,中国科技大学出版社,1996年
- [16] 黄正瑾:《在系统编程技术及其应用》,南京,东南大学出版社,1997年
- [17] 赵保经、蒋建飞编著:《大规模集成数-模和模-数转换器设计原理》,北京,科学出版社,1986年
- [18] Jacob Millman, Arvin Grabel: *Microelectronics*, 2nd Edition, McGraw - Hill, Inc., 1988
- [19] Sung - Mo Kang, Yusuf Leblebici: *CMOS Digital Integrated Circuits——Analysis and Design*, McGraw - Hill, Inc., 1996
- [20] Adel S. Sedra, Kenneth C. Smith: *Microelectronics Circuits*, 3rd Edition, Holt Rinehart and Winston, Inc., 1991

-
- [21] U. Tietze, Ch. Schenk; *Electronics Circuits——Design and Application*, Springer-Verlag, 1991
- [22] Susan A. R. Garrod, Robert J. Borns; *Digital Logic——Analysis, Application & Design*, Holt Rinehart and Winston, Inc., 1991
- [23] Joseph D. Greenfield; *Practical Digital Design Using ICs* Regents/Prentice - Hall, Inc., 1994
- [24] Edited by M. I. Elmasry; *BiCMOS Integrated Circuit Design*, IEEE Press, 1994
- [25] *The Programmable Gate Array Data Book*, Xilinx, Inc., 1992
- [26] *New Releases Data Book Volume V*, Maxim, 1996
- [27] *Lattice Semiconductor Data Book*, Lattice Semiconductor Corp, 1996

名词索引

二 画

- 二进制 binary 2
二 - 十进制 binary - coded decimal (BCD) 6
二极管 diode 45
二极管 - 三极管逻辑 diode - transistor logic(DTL) 87
十进制 decimal 2
十六进制 hexadecimal 3

三 画

- 与 AND 9
 与门 AND gate 44
与非 NAND 10
 与非门 NAND gate 44
与或非 AND - OR - INVERT 10
 与或非门 AND - OR - INVERT gate 44
门电路 gate circuit 44
三极管 transistor 45
三极管 - 三极管逻辑 transistor - transistor Logic(TTL) 62
三态输出门 three state output gate 81
上升时间 rise time 309
下降时间 fall time 309

四 画

- 专用集成电路 application specific integrated circuit (ASIC) 403
无关项 don't care term 34
开关矩阵 switching matrices 437
开关特性 switching characteristic 45
开启电压 threshold voltage 52
反向恢复时间 reverse recovery time 47
反相器 inverter 60
双列直插式封装 dual - in - line package(DIP) 427
双极型 CMOS bipolar - CMOS(Bi - CMOS) 111

- 互补对称式 MOS
complementary symmetry metal oxide semiconductor(CMOS) 94
- 互连资源 interconnect resource(IR) 437
- 比较器 comparator 480
- 计数器 counter 240
- 异步计数器 asynchronous counter 256
- 同步计数器 synchronous counter 241
- 加/减计数器 up-down counter 247
- 环形计数器 ring counter 266
- 分配器 demultiplexer 147
- 分辨率 resolution 469

五 画

- 布尔代数 Boolean algebra 9
- 半导体 semiconductor 45
- 占空比 pulse duration ratio 309
- 加法器 adder 163
- 半加器 half adder 163
- 全加器 full adder 164
- 串行进位加法器 serial carry adder 165
- 超前进位加法器 look-ahead carry adder 166
- 发光二极管 light emitting diode(LED) 150
- 发射极 emitter 48
- 发射极耦合逻辑 emitter coupled logic(ECL) 88
- 卡诺图 Karnaugh map 28
- 可编程阵列逻辑 programmable array logic(PAL) 408
- 可编程连接点 programmable interconnect point(PIP) 437
- 可编程逻辑时序器 programmable logic sequencer(PLS) 407
- 可编程逻辑模块 configurable logic block (CLB) 435
- 可编程逻辑器件 programmable logic device(PLD) 403
- 可擦除的可编程逻辑器件
erasable programmable logic device (EPLD) 427

六 画

- 字 word 366
- 地址 address 364
- 约束 constraint 33
- 约束条件 constraint condition 34
- 约束项 constraint term 33

- 异或 Exclusive - OR 10
 异或门 Exclusive - OR gate 77
 回差 backlash 310
 压控振荡器 voltage controlled oscillator (VCO) 340
 多谐振荡器 astable multivibrator 328
 存储器 memory 364
 只读存储器 read - only memory (ROM) 365
 可编程只读存储器
 programmable read - only memory (PROM) 368
 可擦除的可编程只读存储器
 erasable programmable read - only memory (EPROM) 369
 电可擦除的可编程只读存储器
 electrically erasable programmable read - only memory (E²PROM) 372
 掩模只读存储器 masked read - only memory 365
 快闪存储器 flash memory 373
 随机存储器 random access memory (RAM) 375
 动态随机存储器 dynamic random access memory (DRAM) 379
 静态随机存储器 static random access memory (SRAM) 375
 在系统可编程 in system programmable (ISP) 444

七 画

- 位 bit 366
 进位 carry 163
 时序(波形)图 waveform 230
 时序逻辑电路 sequential logic circuit 224
 时钟 clock (CLK) 189
 时钟脉冲 clock pulse (CP) 189
 译码器 decoder 145
 二进制译码器 binary decoder 145
 二 - 十进制译码器 binary - coded decimal decoder 149
 肖特基势垒二极管 Schottky barrier diode (SBD) 84
 状态(转换)表 state table 228
 状态(转换)图 state diagram 230
 沟道 channel 52

八 画

- 或 OR 9
 或门 OR gate 59
 或非 NOR 10

- 或非门 NOR gate 76
- 非 NOT 9
- 非门 NOT gate 60
- 放大器 amplifier 457
- 运算放大器 operational amplifier 457
- 建立时间 set-up time 210
- 现场可编程门阵列 field programmable gate array (FPGA) 432
- 现场可编程逻辑阵列 field programmable logic array (FPLA) 405
- 组合逻辑 combinational logic 132
- 环形振荡器 ring multivibrator 335
- 定时器 timer 348
- 金属-氧化物-半导体场效应管(MOS管)
- metal-oxide-semiconductor field-effect transistor (MOSFET) 52
- N沟道增强型 MOS管 n-channel enhancement MOSFET 53
- P沟道增强型 MOS管 p-channel enhancement MOSFET 55
- N沟道耗尽型 MOS管 n-channel depletion MOSFET 57
- P沟道耗尽型 MOS管 p-channel depletion MOSFET 57
- 取样-保持 sample-hold 478
- 奇偶校验/发生器 odd-even check/generator 139
- 函数发生器 function generator 139
- 图腾柱 totem-pole 63

九 画

- 显示器 display 150
- 字符显示器 character mode display 150
- 七段字符显示器 seven-segment character mode display 150
- 复位 reset 186
- 复杂的可编程逻辑器件 complex programmable logic device (CPLD) 446
- 栅极 gate 52
- 总线 bus 82
- 保持时间 hold time 212
- 恢复时间 recovery time 322
- 施密特触发器 Schmitt trigger 309

十 画

- 通用阵列逻辑 generic array logic (GAL) 418
- 通用逻辑模块 generic logic block (GLB) 445
- 通用数字开关 generic digital switch (GDS) 450
- 扇出 fan-out 68

- 竞争-冒险 race hazard 171
 借位 borrow 247
 浮栅雪崩注入 MOS 管
 floating-gate avalanche injection MOSFET(FAMOS) 369
 浮栅隧道氧化层 MOS 管
 floating-gate tunnel oxide MOSFET(Flotox) 372
 真值表 truth table 9
 高阈值逻辑 high threshold logic (HTL) 87

十 一 画

- 寄存器 register 234
 移位寄存器 shift register 236
 基极 base 48
 推拉式输出 push-pull output 63
 阈值电压 threshold voltage 64
 液晶显示器 liquid crystal display (LCD) 151
 逻辑 logic 7
 逻辑代数 logic algebra 9
 逻辑电平 logic level 44
 逻辑运算 logic operation 8
 逻辑图 logic diagram 18
 逻辑函数 logic function 17

十 二 画

- 最小项 minterm 21
 最大项 maxterm 22
 量化 quantization 476
 量化误差 quantization error 476
 紫外线擦除的可编程 ROM
 ultraviolet erasable programmable ROM(UVPROM) 369
 集电极 collector 49
 集电极开路门电路 open collector gate(OC 门) 78
 集成电路 integrated circuits(IC) 62
 小规模集成 small scale integration (SSI) 62
 中规模集成 medium scale integration(MSI) 62
 大规模集成 large scale integration(LSI) 62
 超大规模集成 very large scale integration(VLSI) 62
 集成注入逻辑 integrated injection logic(I²L) 91
 编码 encode 139

- 编码器 encoder 139
 优先编码器 priority encoder 140
 锁存器 latch 186
 锁定效应 latch-up 114

十 三 画

- 输入/输出模块 input/output block(IOB) 434
 输出逻辑宏单元 output logic macro cell(OLMC) 420
 触发器 flip-flop 185
 主从触发器 master-slave flip-flop 192
 边沿触发器 edge-triggered flip-flop 197
 置位 set 188
 源极 source 52
 叠栅注入 MOS 管 stacked-gate injection MOSFET(SIMOS) 370
 数字电路 digital circuits 1
 数码管 nixie light 150
 数值比较器 digital comparator 169
 数据选择器/多路调制器 data selector/multiplexer 159
 数-模转换 digital to analog conversion 456
 数-模转换器 digital to analog converter(DAC) 456
 权电阻数-模转换器 weighted resistance DAC 457
 权电容数-模转换器 weighted capacitive DAC 465
 权电流(电流输出)数-模转换器 current-output DAC 462
 开关树型数-模转换器 switch tree type DAC 465
 倒 T 形电阻网络数-模转换器 inverted T type DAC 460

十 四 画

- 漏极 drain 52
 漏极开路门电路 open drain gate(OD 门) 105
 模拟电路 analog circuits 1
 模-数转换 analog to digital conversion 456
 模-数转换器 analog to digital converter(ADC) 456
 并联比较型模-数转换器 parallel-comparator ADC 480
 逐次渐近型模-数转换器 successive approximation ADC 483
 双积分型模-数转换器 dual slope ADC 486

十 五 画

- 摩根定理 De Morgan's theorem 13

十 六 画

- 噪声容限 noise margin 64
- 穆尔型时序电路 Moore type sequential logic circuit 226